CY7C68013A Slave FIFO模式下与FPGA通信
CY7C68013A的时钟是由FPGA提供的24MHz，RESET引脚也是由FPGA控制。
1、开始时没有给FPGA烧录程序，将CY7C68013A接到PC上，安装驱动后，是检测不到device的，经查找，原因有两个：
①没有时钟，这种情况下需要先让FPGA跑起来，为CY7C68013A提供时钟
②复位引脚没有控制，因为CY7C68013A的复位时低有效，如果FPGA的引脚不控制，就会使得此引脚电平不固定，CY7C68013A处于复位状态，PC检测不到。
2、
