1.栅极用低电平驱动PMOS导通（高电平时不导通）；栅极除限流电阻外，更优的设计是，接上拉电阻10-20k到VCC，使栅极控制电平由低变高时，栅极能够更快被拉高，PMOS能够更快更可靠地截止。
2.栅极用高电平驱动NMOS导通（低电平时不导通）；栅极除限流电阻外，更优的设计是，接下拉电阻10-20k到GND，使栅极控制电平由高变低时，栅极能够更快被拉低，NMOS能够更快更可靠地截止。
对PMOS来说，最优的设计是，负载R16接在漏极和GND之间。不够周到的设计是，负载R16接在源极和VCC之间。
对NMOS来说，最优的设计是，负载R18接在漏极和VCC之间。不够周到的设计是，负载R18接在源极和GND之间。
