硬件结构和软件的一些情况介绍：
FPGA，arria ii gx系列的芯片。altera的开发板 ，http://www.altera.com.cn/products/devkits/altera/kit-aiigx-pcie.html我的开发套件信息。
重要的两个信息：FPGA: EP2AGX125EF35。DDR2：1G，64位的。运行在200M。
输入是1080P，即1920*1080，RGB各8位，共24位。时钟速度148.5M。输出也是1080P。也就是DDR2都是在1080P进行速率传输。
我毛华望QQ849886241，个人博客http://blog.csdn.net/my_share
这个是效果图。
因为目前我只有一个摄像头，所以只显示三个。如果想显示多个其实方法都是一样的。
完成过程的问题和过程中的思考
实现方法我感觉很简单，没有很多好说的。
写入呢？？大图和小图分布存入ddr2的两个区域，比如说，大图是1---1440*980.小图1是2000*980开始，小图2是另外一个开始地址。然后读出来读到大图的时候，就取大图的数据，读到小图的时候，就读小图地址上的数据。其实开始的时候，我也是这么想的，后来想到了一个好方法，就是两个小图正好是一个读完了，才读下一个，可以认为两个小图就是一个图，这样来读的话，就可以少检测一个地址了。
我感觉我这么说，你们也不大能听懂。如果你真的去写了，你一定是要监测，大图的地址，小图的地址的。然后分别读到不同的FIFO里面，当VGA驱动到小图位置的时候，就读保存小图数据的fifo，读到大图位置的时候，就从大图数据的fifo里面拿数据。我总感觉对于这个没什么特别的难点。什么ddr2的最大吞吐量，怎么写控制器等，我前面的文章都写过了，我也默认你们都会了的情况下。仅仅关于多图像显示，没有其他的了，好了，bye。
原文地址：http://blog.csdn.net/my_share/article/details/39483031
