verilog

标签：制造   实现   单元   ril   优化   pga   log   script   验证   

1.硬件描述语言(HDL,hardware description language)：用形式化方法来描述数字电路和系统的语言。

2.Verilog HDL:硬件描述语言的一种，用于数字电子系统设计。

3.自顶向下的设计(Top_Down):从系统级开始,把系统划分为基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接用EDA元件库中的基本元件来实现为止。

4.行为建模:硬件的描述特别是行为描述称为行为建模。

5.模块设计流程：

(1)设计开发：编写设计文件; 功能仿真; 综合; 优化、布局布线; 布线后门级仿真; 电路制造工艺文件或FPGA码流文件。

(2)设计验证：进行各种仿真的一系列步骤。

verilog

标签：制造   实现   单元   ril   优化   pga   log   script   验证   

原文地址：https://www.cnblogs.com/Toya/p/9195027.html