标签：6.4   缓冲区   时钟   磁道   结构   模式   服务   应用   学习方法   

2018-2019-1 20165301 《信息安全系统设计基础》第五周学习总结

• 学习目标
  • 了解常见的存储技术（RAM、ROM、磁盘、固态硬盘等）
  • 理解局部性原理
  • 理解缓存思想
  • 理解局部性原理和缓存思想在存储层次结构中的应用
  • 高速缓存的原理和应用
• 学习任务
  • 阅读教材，完成课后练习（书中有参考答案),考核：练习题把数据变换一下
  • 教材中相关代码运行、思考一下，读代码的学习方法见「代码驱动的程序设计学习」。
  • 教材练习重点：6.2 6.3 6.4 6.8 6.9 6.10 6.11 6.12 6.13
• 随机访问存储器
  • 静态RAM：存储器单元具有双稳态特性，只要有电就会永远保持它的值，干扰消除时，电路就会恢复到稳定值。
  • 动态RAM：每一位的存储是对一个电容的充电；对干扰非常敏感。
  • 传统的DRAM：DRAM芯片中的单元（位）被分成了d个超单元，每个超单元都由w个DRAM单元组成， 一个d*w的DRAM共存储dw位信息。超单元被组织成一个r行c列的长方形阵列，rc=d。每个超单元的地址用(i，j)来表示（从零开始）。设计成二维矩阵是为了降低芯片上地址引脚的数量。
  • 内存模块：DRAM芯片封装在内存模块中，它插到主板的扩展槽上。Core i7系统使用的240个引脚的双列直插内存模块，它以64位为块传送数据到内存控制器和从内存控制器传出数据。
  • 增强的DRAM
    • 快页模式DRAM（FPM DRAM）：异步控制信号，允许对同一行连续的访问可以直接从行缓冲区得到服务。
    • 扩展数据输出DRAM（EDO DRAM）：异步控制信号，允许单独的CAS信号在时间上靠的更紧密一点
    • 同步DRAM（SDRAM）：同步的控制信号，比异步的快
    • 双倍数据速率同步DRAM（DDR SDRAM）：使用两个时钟沿作为控制信号，使DRAM速度翻倍。
    • Rambus DRAM（RDRAM）：一种私有技术
    • 视频RAM（VRAM）：用在图形系统的帧缓冲区中。
  • 访问主存：数据流通过称为总线的共享电子电路在处理器和DRAM主存之间来来回回。每次CPU和主存之间的数据传送都是通过一系列步骤来完成的，这些步骤称为总线事务。读事务从主存传送数据到CPU，写事务 从CPU传送数据到主存.
• 磁盘存储
  • 磁盘容量：计算公式磁盘容量=字节数/扇区 * 平均扇区数/磁道 * 磁道数/表面 * 表面数/表盘 * 盘片数/磁盘
• 高速缓存存储器
  • 高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片组成，容量比较小但速度比主存高得多， 接近于CPU的速度。

2018-2019-1 20165301 《信息安全系统设计基础》第五周学习总结

标签：6.4   缓冲区   时钟   磁道   结构   模式   服务   应用   学习方法   

原文地址：https://www.cnblogs.com/CTF5301/p/9867961.html