首页 > 其他好文 > 详细

jchdl - RTL实例 - AndAnd

时间：2018-11-03 01:56:14 阅读：217 评论：0 收藏：0 [点我收藏+]

标签：pac module styles alt 实例技术分享 ada 执行 url

https://mp.weixin.qq.com/s/JhUB3M1WhjAyUrN1HPIPTA

AndAnd是三输入与门模块，输出为相与的结果。

参考链接

https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/rtl/example/AndAnd.java

1.创建AndAnd.java, 并生成构造方法和logic()方法

略

2. 根据逻辑原理，添加输入输出接口

?

技术分享图片

?

输入输出线作为类成员存在。使用注解标明是input port还是output port。

3. 在构造方法中搜集输入输出线并调用construct()方法

?

技术分享图片

?

首先调用父类即Module类的构造方法，以构建模块hierarchy。

然后逐个把输入输出参数与input/output port对应上。

然后调用construct()方法构造模块（调用一次logic()方法，搜集模块的assign/always代码块）。

4. 在logic()方法中创建assign/always代码块，以及子模块

?

技术分享图片

?

这里包含两个And子模块。

5. 创建inst静态方法方便后续使用

略

6. 创建main方法执行验证

?

技术分享图片

?

运行结果为：

?

技术分享图片

?

7. 生成Verilog

生成定制化模块名：

略

调用toVerilog()方法生成Verilog实现。

略

执行结果如下：

?

技术分享图片

?

jchdl - RTL实例 - AndAnd

标签：pac module styles alt 实例技术分享 ada 执行 url

原文地址：https://www.cnblogs.com/wjcdx/p/9898986.html

踩

(0)

赞

(0)

举报

评论一句话评论（0）

分享档案

更多>

2021年07月29日 (22)
2021年07月28日 (40)
2021年07月27日 (32)
2021年07月26日 (79)
2021年07月23日 (29)
2021年07月22日 (30)
2021年07月21日 (42)
2021年07月20日 (16)
2021年07月19日 (90)
2021年07月16日 (35)

周排行

更多

友情链接

兰亭集智国之画百度统计站长统计阿里云 chrome插件新版天听网

关于我们 - 联系我们 - 留言反馈

© 2014 mamicode.com 版权所有联系我们:gaon5@hotmail.com

迷上了代码！