标签：文件 sp 数据 问题 工作 时间 bs 服务器 as
上午：9:30~12:00
下午：1:00~10:00
9:40 ：工作服务器不能正常工作
10:30:开始跑仿真ASIC的case
中间间接配置I2S的case
12:00：吃饭去
1:00~2:00：部分更新模块文件，发现问题越来越多。
2：00~7:00：全面更新O18C，并进行调试。
7:00~10:00：跑通了FPGA的CASE，并想跑通直接用HEX文件的CASE。
明天：
上午：1.跑通HEX的CASE。
1.1修改脚本，让O18C直接吃HEX文件，而不是从.C开始编译生产汇编、反汇编....
1.1.1 打算用假的.C文件走编译连接生成HEX的流程，但在FLASH加载前强制替代gen/tb下的HEX文件。
1.1.2可以不用先有的脚本，自己全部些脚本，吃文件用VCS编译仿真，不过太占用时间了。不可行
1.2查看tcm/flash/CACHE接口的数据、查看对TCM、FLASH的配置寄存器...通过波形check是否ＯＫ
1.2.1一定要搞清楚CM3是如何从TCM中取指令的，设计者没有提供文档，好坑!!!
1.3编写脚本check机制
下午：1.跑通I2S的CASE。
标签：文件 sp 数据 问题 工作 时间 bs 服务器 as
原文地址：http://www.cnblogs.com/chip/p/4027781.html
