标签：style http color os ar sp div 2014 on
|
以下是优化之前的代码片段： module randomlogica( output reg [7:0] Out,
input [7:0] A,B,C,
input clk,
input Cond1,Cond2);
always @ (posedge clk)
if (Cond1)
Out<=A;
else if (Cond2&&(C<8))
Out<=B;
else
Out<=C;
endmodule
|
|
以下是代码片段： module randomlogicb( output reg [7:0] Out,
input [7:0] A,B,C,
input clk,
input Cond1,Cond2);
wire CondB=(Cond2&!Cond1);
always @ (posedge clk)
if (CondB&&(C<8))
Out<=B;
else if (Cond1)
Out<=A;
else
Out<=C;
endmodule
|
将修改后的代码在QuartusII软件中进行综合，综合后的结果如图2所示。
图2：优化后的结果
和原书的结论一样，比较图1和图2我们可以发现，关键路径上逻辑层级减少到只有两级了。
标签：style http color os ar sp div 2014 on
原文地址：http://www.cnblogs.com/lianjiehere/p/4039568.html
