ZYNQ随笔——AXI4总线

时间：2019-08-01 10:10:53 阅读：168 评论：0 收藏：0 [点我收藏+]

1. AXI4通道
读地址通道(Read address channel, AR)
写地址通道(Write address channel, AW)
读数据通道(Read data channel, R)
写数据通道(Write data channel, W)
写响应通道(Write response channel, B)
每个通道由一个信号构成，并且使用双向的VALID和READY握手信号机制。
2. AXI4信号定义
技术图片

3. AXI4读写波形
AXI4突发写波形，如下图所示。
技术图片

AXI4读突发波形，如下图所示。
技术图片

4. AXI4-Lite
AXI4-Lite接口是AXI4接口的子集，规模较小，有如下特点：

所有交易的突发长度为1
所有访问数据的宽度相同
只支持32位或64位访问
所有访问AWCACHE和ARCACHE等于0
不支持互斥操作

ZYNQ随笔——AXI4总线

标签：ima img 使用操作 32位波形支持接口特点

原文地址：https://blog.51cto.com/shugenyin/2425300

踩

(0)

评论一句话评论（0）

分享档案

更多>

2021年07月29日 (22)
2021年07月28日 (40)
2021年07月27日 (32)
2021年07月26日 (79)
2021年07月23日 (29)
2021年07月22日 (30)
2021年07月21日 (42)
2021年07月20日 (16)
2021年07月19日 (90)
2021年07月16日 (35)

周排行