高性能CPU设计

标签：要求   高性能   单元   load   standard   cal   path   wap   ppa   

1.影响CPU f_max的主要因素

corner（工艺角），SC（standard cell），SRAM，clock实现（高性能比较难，4GHz）

衡量一个CPU设计的标准（lantency所占小于总path的20%，repeater instance所占的资源小于20%，Q值，performance，良率等）

策略：在不考虑工艺调整的情况下，使用现有的技术，控制成本；优化库的使用；反馈以及确定前端逻辑的要求。

设计高性能CPU，需要设计架构人员对前后端有较深的理解。

2.单元库对设计timing的影响

启发：使用驱动能力大的cell（不同厂商的sc对于load的敏感程度不同）

3.Path timing对logic反向的要求（目前遇到的问题：后端对前端设计没有明确的标准）

Timing budget，端口数，指令集。

4.如何确定/定制cell

目标：库的设计周期要短，基本库和单元。基本库以外的基本单元要少，库单元可以直接替换（SWAP）

调整P/N管的尺度W/L比，定制单元优化crtical path。

5.PPA

目前SOC设计的瓶颈在于CPU可以达到3.4G左右，但是dsp 1G（乘累加），大RAM延迟较大。

高性能CPU设计

标签：要求   高性能   单元   load   standard   cal   path   wap   ppa   

原文地址：https://www.cnblogs.com/one-dayy/p/11876108.html