码迷,mamicode.com
首页 > 其他好文 > 详细

用VHDL设计信号发生器

时间:2019-12-01 18:54:43      阅读:223      评论:0      收藏:0      [点我收藏+]

标签:event   until   nal   wait   eve   arch   src   image   variable   

信号发生器要求:

技术图片

 

 信号发生器程序:

library ieee;
use ieee.std_logic_1164.all;
entity signal_gen1 is
port(
clk:in bit;
wave:out bit
);
end signal_gen1;
architecture bhv of signal_gen1 is
begin
process
variable count: integer range 0 to 7;
begin
wait until clk‘event and clk=‘1‘;
case count is
when 0 => wave <=‘0‘;
when 1 => wave <=‘1‘;
when 2 => wave <=‘0‘;
when 3 => wave <=‘1‘;
when 4 => wave <=‘1‘;
when 5 => wave <=‘1‘;
when 6 => wave <=‘0‘;
when 7 => wave <=‘0‘;
end case;
count := count+1;
end process;
end bhv;

RTL原图:

技术图片

 

 

仿真图:

技术图片

 

 

用VHDL设计信号发生器

标签:event   until   nal   wait   eve   arch   src   image   variable   

原文地址:https://www.cnblogs.com/lhkhhk/p/11966788.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!