标签：计时 请求方式 计算 输入输出 电路 组成原理 之间 输入 优先
片内总线，芯片内部的总线。
系统总线，CPU，主存，I/O设备之间信息传输线。数据总线，传输各部件之间的数据信息，双向传输。地址总线，指出源数据或目的数据在内存或I/O设备中的地址，单向传输。控制总线，各种控制信号的传输线。单向传输。
通信总线，计算机系统之间或计算机系统与其它系统之间的通信的总线。有串行通信和并行通信两种方式。
总线仲裁
链式查询，依次询问各设备是否需要总线，第一个提出总线需求的设备占有总线，距离总线控制设备近的设备优先级高。
计时器定时查询，总线控制部件中设定计数器，依照编号各个设备轮流占有总线。
独立请求方式，为每一个设备安排独立的请求线，各个设备直接和总线控制部件交互。
总线通信控制
同步通信，双方采用统一时表。
异步通信，双方不需要统一时表，有不互锁，半互锁，全互锁。
异步通信不需要共同的时钟总线，为实现数据同步，采用“应答”机制。主模块发出数据后，等待从模块的应答信息，从模块收到数据后，立即向主模块发出应答信息。实现数据同步。
不互锁，主模块发出信号后，不必等待从模块的应答信号，等待一段时间后，便确认从模块收到应答信号，撤销请求信号。从模块发出应答信号后，不必等待主模块撤销请求信号，一段时间后，便确认主模块已收到应答信号，撤销请求信号。主从模块没有互锁关系。
半互锁，主模块发出信号后，一定要收到从模块的应答信号才能确认从模块收到信号，再撤销请求信号，有互锁关系。从模块发出应答信号后，不必等待主模块撤销请求信号。等待一段时间，便确认主模块已收到应答信号，撤销请求信号，没有互锁关系。
全互锁，主模块发出请求信号后，一定要收到从模块的应答信号才能确认从模块已收到信号。从模块发出应答信号后，必须等待主模块撤销请求信号后，才能确认主模块收到应答信号，撤销应答信号，主存模块有互锁关系。
字扩展，存储单元位数不变，增加地址线数目，增加存储单元个数。
位扩展，存储单元个数不变，增加数据线数目，增加存储单元大小。
字位扩展，结合上述两种方式，既增加存储单元个数，也增加存储单元大小。
每个存储系统主要包括，Cache-主存，主存-辅存。两个层次。
Cache-主存，使用高速缓冲存储器，弥补主存速度不足，缓解主存和CPU速度不匹配的问题。
主存-辅存，使用容量大的存储器，弥补主存容量不足，实现虚拟存储。
接口是主机和外设之间的一种缓冲电路，包括硬件电路和软件控制，现在接口是可编程的大规模集成电路芯片。
端口，接口电路通常有三种寄存器，数据输入输出缓冲寄存器，控制寄存器，状态寄存器。这些寄存器被称为端口。对I/O设备的访问就是通过对端口的访问实现，每个端口赋予一个唯一的地址码，称为端口地址。
端口编址。统一编址，独立编址。
统一编址，将端口当做寄存器单元，与内存统一编址。内存和端口的操作指令统一，所以功能强。但端口占用了内存的地址空间，使存储容量减少。
独立编址，端口和内存分开各自拥有独立的地址空间。端口不占用内存空间。80x86采用独立编址。
I/O端口译码，使用逻辑门电路译码，译码器译码，比较器译码，PROM和GAL译码。
中断源发出中断请求后，处理机响应这个请求，现行程序被中断，转去执行中断处理程序，直至中断处理程序执行完毕后，再返回原程序继续执行。
中断过程包括中断请求，中断判优，中断响应，中断处理，中断返回。其中，中断处理过程最为繁杂，先保护现场，对于非向量式的中断请求需要确定中断源，打开中断，允许高级别的中断请求打断低级别的中断处理程序，接着执行真正为某中断源服务的中断处理程序，关闭中断。防止在恢复过程中被中断，恢复现场，打开中断，在程序恢复后，接收新的中断。
中断向量，在CPU响应中断后，必须有中断源提供地址信息，引导程序进入中断处理子程序。用来形成相应中断处理子程序的入口地址或存放相应中断处理子程序的首地址就是中断向量地址。
中断隐指令，CPU相应中断后，经过某些操作，转去执行中断处理子程序，这些操作由硬件实现，称为中断隐指令。
中断屏蔽字，中断源申请中断，CPU可以由软件设置，使之不能响应的控制字。
标签：计时 请求方式 计算 输入输出 电路 组成原理 之间 输入 优先
原文地址：https://www.cnblogs.com/feng1014/p/12725366.html
