标签：模拟 之间 cmos 滤波器 严格 好的 一个 增加 平面
整体布局
1.高速、中速，低速电路要分开；
2.强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件；
3.模拟、数字、电源、保护电路要分开；
4.对热敏感的元件（包括液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源；
5.多层板设计，有单独的电源和地平面；
接口和保护
1.一般电源防雷保护器件的顺序是：压敏电阻、保险丝、抑制二极管、EMI滤波器、电感或共模电感，对于原理图缺失上面任意器件顺延布局；
2.一般对接口信号的保护器件顺序是：ESD（TVS管）、隔离变压器、共模电感、电容、电阻，对于原理图缺失上面的任意器件顺延布局；
3.严格按照原理图的顺序（要有判断原理图是否正确的能力）进行“一字型”布局；
4.电平转换芯片（如RS232）是否靠近连接器（如串口）放置；
5.易受ESD干扰的器件，如NMOS、CMOS器件等，是否已尽量远离易受ESD干扰的区域（如单板的边缘区域）。
时钟
1.晶体、晶振、和时钟分配器与相关的IC器件要尽可能靠近；
2.时钟电路的滤波器（尽量采用“π”型滤波）要靠近时钟电路的电源输入管脚；
3.晶振和时钟分配器的输出是否串接一个22Ω的电阻；
4.时钟分配器没用的管脚 是否通过电阻接地；
5.晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热器件；
6.晶振距离板边和接口期间是否大有1inch（2.54cm）。
开关电源
1.开关电源是否远离AD/DA转换器、模拟器件、敏感器件、时钟器件；
2.开关电源布局要紧凑，输入/输出要分开；
3.严格按照原理图要求进行布局，不要将开关电源的电容随意放置。
电容和滤波器件
1.电容务必要靠近电源管脚放置，而且容值越小的电容要靠近电源管脚；
2.EMI滤波器要靠近芯片的电源输入口；
3.原则上每一个电源管脚一个0.1uF小电容、一个集成电路一个或多个10uF大电容，可以根据具体情况进行增减；
4.组电容的布线是否正确。
叠层
1.至少一个连续完整的地平面控制阻抗和信号质量；
2.电源和地平面靠近放置；
3.叠层尽量避免两个信号层相邻，如果相邻增加两个信号层的间距；
4.避免两个电源层相邻，特别是由于信号层铺电源而导致的电源平面相邻；
5.好的叠层能做到对阻抗的有效控制；
6.外层铺地。
整体布局
1.关键信号线走低避免跨分割；
2.关键信号走线避免“U”型或“O型”
3.关键信号线是否人为的绕长；
4.关键信号线是否距离边缘和接口400mil以上；
5.相同功能的总线要并行走、中间不要夹插其他信号；
6.晶振下面是否走线；
7.开关电源下面是否走线；
8.接收和发送信号要分开走，不要相互交叉。
隔离和保护
1.浪涌抑制器件 （TVS管、压敏电阻）对应的信号走线是否在表层短且出（一般10mil以上）；
2.不同接口之间的走线要清晰，不要交叉；
3.接口线到所连接的保护和滤波器件要尽可能短；
4.接口线必须要经过保护后滤波器件再到信号接收芯片；
5.接口期间的固定孔是否接地到保护；
6.变压器、光耦等前后的地是否分开；
7.连接到机壳上的定位孔、扳手等没有直接连接到信号地上。
时钟
1.时钟电路的电源是否加宽或铺铜处理；
2.超过1inch的时钟线要走内层；
3.需要走内层的时钟是否在表层的走线<50mil；
4.时钟线换层位不同得到地参考平面是否增加回流地过孔；
5.时钟线不允许跨分割；
6.是综合功能线是否采用立体包地；
7.时钟线与其他信号线的见距达到5W；
其他
1.电源平面是否比地平面内缩“20H”（H位电源到地平面的距离）；
2.电源平面是否比地平面内缩40mil，并间距150mil打地过孔；
3.布线是否有可避免的STUB线；？？？
4.保护地和信号地之间的间距大于80mil；
5.DC48V的爬电间距是否为80mil以上；
6.AC220V的爬电距离最少为300mil；
7.查分布线的线是否可以抑制共模干扰；
8.跨分割的线是否进行了合适的处理；
9.敏感的信号线是否采用包地处理。
标签：模拟 之间 cmos 滤波器 严格 好的 一个 增加 平面
原文地址：https://www.cnblogs.com/--Destroyer--/p/12833868.html
