码迷,mamicode.com
首页 > 其他好文 > 详细

VIVADO(1)

时间:2020-06-03 23:11:48      阅读:66      评论:0      收藏:0      [点我收藏+]

标签:font   design   共享   verilog   info   span   bit   数据库   style   

VIVADO 流程:

技术图片

 

 input:verilog/VHDL/System Verilog             /IP/DSP/uP;

synthesis:synth_design、report_timing_summary;

implementation:opt_design、place_design、route_design、report_timing_summary;

generate bit 。

---------------------------------------------------------------------------------------------------------

synth_design :3rd party EDIF、XDC;

---------------------------------------------------------------------------------------------------------

synth_design、opt_design、place_design、route_design =======>Design Checkpoint (.dcp);

        ||                    ||                      ||                               ||

    top.dcp          top_opt.dcp    top_placed.dcp  top_routed.dcp

Design Checkpoint include:EDIF、XDC、XDEF;

---------------------------------------------------------------------------------------------------------

VIVADO 以IP为核心设计:

IP Catalog

技术图片

 

 --------------------------------------------------------------------------------------------------------------------------------

VIVADO 共享数据库(.dcp)     

---------------------------------------------------------------------------------------------------------------------------------

 

VIVADO(1)

标签:font   design   共享   verilog   info   span   bit   数据库   style   

原文地址:https://www.cnblogs.com/alke-95/p/13040558.html

(0)
(0)
   
举报
评论 一句话评论(0
登录后才能评论!
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!