标签：方案 电路板 因此 选择 syn 时间 提升 推荐 警告
1，开关电源设计中电感的选择
深入剖析电感电流――DC/DC 电路中电感的选择
在降压转换中， 电感的一端是连接到 DC 输出电压。 另一端通过开关频率切换连接到输入电压或 GND。 
在状态 1 过程中， 电感会通过（高边 “high-side” ） MOSFET 连接到输入电压。 在状态 2 过程中，电感连接到 GND。 由于使用了这类的控制器， 可以采用两种方式实现电感接地： 通过二极管接地或通
过（低边“low-side” ） MOSFET 接地。 如果是后一种方式， 转换器就称为“同步（synchronus） ”方式。
现在再考虑一下在这两个状态下流过电感的电流是如果变化的。 在状态 1 过程中， 电感的一端连接到输入电压， 另一端连接到输出电压。 对于一个降压转换器， 输入电压必须比输出电压高， 因此会在电
感上形成正向压降。 相反， 在状态 2 过程中， 原来连接到输入电压的电感一端被连接到地。 对于一个降压转换器， 输出电压必然为正端， 因此会在电感上形成负向的压降。我们利用电感上电压计算公式：
V=L(dI/dt)
因此， 当电感上的电压为正时（状态 1） ， 电感上的电流就会增加； 当电感上的电压为负时（状态 2），电感上的电流就会减小。 通过电感的电流如图 2 所示：
通过上图我们可以看到， 流过电感的最大电流为 DC 电流加开关峰峰电流的一半。 上图也称为纹波电流。 根据上述的公式， 我们可以计算出峰值电流：
其中， ton 是状态 1 的时间， T 是开关周期（开关频率的倒数） ， DC 为状态 1 的占空比。
警告： 上面的计算是假设各元器件（MOSFET 上的导通压降， 电感的导通压降或异步电路中肖特基二极管的正向压降） 上的压降对比输入和输出电压是可以忽略的。如果， 器件的下降不可忽略， 就要用下列公式作精确计算：
同步转换电路：
其中， Rs 为感应电阻阻抗加电感绕线电阻的阻。 Vf 是肖特基二极管的正向压降。 R 是 Rs 加 MOSFET导通电阻， R=Rs+Rm。
电感磁芯的饱和度 ：
很容易会知道， 随着通过电感的电
流增加， 它的电感量会减小。 这是由于磁芯材料的物理特性决定 的。 电感量会减少多少就很重要了：如果电感量减小很多， 转换器就不会正常工作了。 当通过电感的电流大到电感失效的程度， 此时的电
流称为“饱和电流” 。 这也是电感的基本参数。
实际上， 转换电路中的开关功率电感总会有一个“软” 饱和度。 要了解这个概念可以观察实际测量的电感 Vs DC 电流的曲线：
当电流增加到一定程度后， 电感量就不会急剧下降了， 这就称为“软” 饱和特性。 如果电流再增加，电感就会损坏了。
注意： 电感量下降在很多类的电感中都会存在。 例如： toroids， gapped E-cores 等。 但是， rod core电感就不会有这种变化。
有了这个软饱和的特性， 我们就可以知道在所有的转换器中为什么都会规定在 DC 输出电流下的最小电感量； 而且由于纹波电流的变化也不会严重影响电感量。 在所有的应用中都希望纹波电流尽量的
小，因为它会影响输出电压的纹波。 这也就是为什么大家总是很关心 DC 输出电流下的电感量， 而会在 Spec 中忽略纹波电流下的电感量。
2，控制 EMC 的主要方法
时钟速度的提升加上高频率总线以及更高的接口数据速率使得 PC 电路板设计的挑战性显著提高。 工程师必须超越板上实际逻辑的设计， 还要考虑其它可能影响电路的因素， 包括电路板的尺寸、 环境噪
声、 功耗和电磁兼容性(EMC)等。 硬件工程师应在 PC 电路板设计阶段解决 EMC 问题， 确保系统不会受到 EMC 故障的影响。
良好的接地设计
低电感接地系统是最大限度减少 EMC 问题的最重要因素。
最大限度地增加 PC 电路板上的接地面积可降低系统接地电感， 进而减少电磁辐射和串扰。 串扰可存在于电路板上的任何两条布线之间， 取决于
互电感和互电容， 与布线之间的距离、 边缘速率和布线阻抗成正比。
在数字系统中， 互电感产生的串扰通常大于互电容产生的串扰。 通过增加布线之间的间距或减少到接地层的距离可降低互电感。
信号连接到地的方法各种各样。 组件随机连接到接地点的电路板设计会生成高接地电感， 并引发不可避免的 EMC 问题。 我们建议采用全铺地层， 这能在电流返回源极时最大限度地减小阻抗， 不过接地层
还需要专用的 PC 电路板层， 这对于双层电路板而言或许是不现实的。
因此， 我们建议设计人员采用接地栅格， 如图 1a 所示。 在此情况下， 接地的电感取决于栅格之间的间距。
此外， 信号返回系统接地的方式也很重要。 信号路径如果较长， 就会产生接地回路， 进而形成天线并辐射能量。 因此， 所有将电流带回源极的布线都应选择最短路径， 而且应直接到接地层。 
连接所有不同接地并将它们连接到接地层的做法并不可取， 这不但会增加电流回路的大小， 而且会增加接地反弹的可能性。 图 1b 给出了将组件连接到接地层的推荐方法。
减少 EMC 相关的问题还有一个好方法， 就是让接地与电路板的完整边缘拼接在一起， 形成法拉第笼，从而不会把任何信号路由到界限之外(图 1c)。 这种方法能把电路板的辐射限制在界限以内区域， 避
免外部辐射干扰电路板上的信号。
从 EMC 的角度来看， 各层的适当安排也很重要。 如果使用的层数超过两层， 那么要用一个完整的层作为接地层。 如果采用四层电路板， 那么接地层下面的一层应作为电源层。 必须注意接地层的位置应在
高频信号布线和电源层之间。 如果使用双层电路板， 完整的接地层不可能实现， 那么可采用接地栅格。如果不使用单独的电源层， 那么接地布线应与电源布线平行， 以确保电源清洁。
布局指南
为了让设计免受 EMC 的影响， 电路板上的组件必须根据功能进行分类(模拟、 数字、 电源部分、 低速
电路、 高速电路等)。 每类的布线应在指定区域内。 在子系统的边界处应使用滤波器。
对于这种信号而言， 工程师必须避免在电路板边缘或附近连接器处使用过孔或布线。 此外， 信号还必须远离电源层， 因为这会引起电源层噪声。 传输差分信号的布线应尽量靠近彼此， 从而可最有效地发
挥磁场消除功能。
从源极向器件传输时钟信号的布线应有匹配终端， 只要阻抗不匹配， 就会出现信号反射问题。 如果不注意处理反射信号问题， 大量能量就会辐射出去。 不同形式的有效终端包括源点、 端点和 AC 终端等。
从源极向器件传输时钟信号的布线应有匹配终端， 只要阻抗不匹配， 就会出现信号反射问题。 如果不注意处理反射信号问题， 大量能量就会辐射出去。 不同形式的有效终端包括源点、 端点和 AC 终端等。
由于返回电流总沿着最低电抗的路径走， 因此传输电流的接地布线应靠近传输相关信号的布线， 从而保持电流回路尽可能的短。
传输模拟信号的布线应与高速或开关信号分开， 而且必须用接地信号进行保护。 必须始终采用低通滤波器来去除周边模拟布线耦合的高频噪声。
此外， 模拟和数字子系统的接地层不能共享。
电路板外的注意事项
电源上的任何噪声都可能影响工作中的器件功能。 通常来说， 耦合在电源上的噪声频率高， 因此需要旁路电容或去耦电容进行滤波。
去耦电容为电源层到接地的高频电流提供低阻抗路径。 电流流经路径至接地， 这个路径形成了接地回路。该路径应保持尽可能低的电平， 为此可让去耦电容尽可能地靠近 IC。
具有低等效串行电感的多个电容可用来提高去耦效果。
许多 EMC 相关的问题都是由传输数字信号的电缆造成的， 这些电缆实际发挥着高效天线的作用。 理想情况下， 进入电缆的电流会在另一端流出， 但实际上寄生电容和电感会造成辐射问题。采用双绞线电缆有助于最大限度地减小耦合问题， 可消除任何感应磁场。 如果使用带状电缆， 就必须提供多个接地返回路径。 对于高频信号而言， 必须使用屏蔽电缆， 而且接地屏蔽要连接在电缆的头尾处。
最后， 屏蔽不是电气解决方案， 而是一种降低 EMC 的机械方法。 金属封装(导电和/或磁性材料)可用来避免系统发出 EMI。 我们可用屏蔽覆盖整个系统或部分系统， 具体取决于相关要求。屏蔽就是一种封闭导电容器的形式， 可连接于接地， 能通过吸收和反射部分辐射有效减小回路天线的尺寸。 这样， 屏蔽也能作为两区之间的分割， 减弱一区向另一区的 EM 能量辐射。
屏蔽通过减弱辐射波的 E 场和 H 场来降低 EMI。
标签：方案 电路板 因此 选择 syn 时间 提升 推荐 警告
原文地址：https://www.cnblogs.com/caiya/p/13184418.html
