计算机原理 6.15 多周期MIPS CPU数据通路

标签：img   地方   使用   中标   增加   部分   一个   mamicode   com   

1、单周期 MIPS关键路径 LW指令

 图中标T的地方都是有延迟的地方，可以看到延迟太多，这导致一个时钟周期的时间过长，这样不好。

2、多周期MIPS数据通路特点

不再区分指令存储和数据存储器，分时使用部分功能部件

主要功能单元输出端增加寄存器锁存数据

传输通路延迟变小，时钟周期变短

 3、多周期MIPS  CPU数据通路

 4、多周期MIPS取指令阶段T1

 5、多周期MIPS取指令阶段T2

 1、R型指令执行状态周期T3~T4

 2、LW指令执行状态周期 T3~T5

 3、Beq指令执行状态周期T3

 4、多周期状态转换图

计算机原理 6.15 多周期MIPS CPU数据通路

标签：img   地方   使用   中标   增加   部分   一个   mamicode   com   

原文地址：https://www.cnblogs.com/fate-/p/13191238.html