标签：interface   异步   完成   奇数   tput   发送数据   输入   数据   写入   

IIC

　　特点

　　　　1、Inter-Integrated Circuit，内部集成总线，半双工

　　　　2、短距离传输，有应答，速度较慢

　　　　3、SDA双向数据线，SCL时钟线

　　　　4、可以挂载多个设备，IIC设备有固化地址，传输值等于IIC固化地址，对应设备作出响应

　　基本过程

　　　　初始空闲：SDA和SCL均为高电平（具有上拉电阻）

　　　　起始位：SCL高电平期间，SDA下降沿

　　　　寻址：主机发送8位数据，前7位为从机地址，后一位表示数据方向，1为读，0为写，对应从机响应，SDA线拉低

　　　　传输：SCL高电平，数据写入从机；故SDA的数据需要在SCL低电平器件完成数据发送

　　　　响应：从机接收到8位数据后，第9个周期拉低SDA电平，表示从机接到数据产生应答

　　　　终止位：SCL高电平期间，SDA上升沿

SPI

　　特点

　　　　1、Serial Peripheral Interface，串行外设接口，全双工

　　　　2、短距离传输，无应答，速度块

　　　　3、4根线（或3根线单向传输）MISO(master input slave output)、MOSI(master output slave input)、SCLK(serial clk时钟)、CS(chip select片选、从设备使能)

　　　　4、可以挂载多个设备，每个设备片选都接入主设备，通信时需使其有效

　　工作模式

　　　　CPOL（时钟极性）和CPHA（时钟相位）

　　　　CPOL配置SCLK的电平出于哪种状态时是空闲态或者有效态（0：空闲低电平 1：空闲高电平）

　　　　CPHA配置数据采样是在第几个边沿（0：采样第一沿，发送第二沿）

　　　　例：CPOL=0，CPHA=0：空闲态时，SCLK处于低电平，数据采样是在第1个边沿，所以数据采样（即读取发送的数据）是在上升沿，数据发送（即将数据放在输出线上）是在下降沿。

　　基本过程

　　　　主设备上升（下降沿）输出，从设备下降（上升沿）读取，即一个时钟周期完成一次传输

　　　　SCLK由主设备产生（使得spi不像其他串行设备按字节发送，可以比特发送）

　　　　可以同时输入输出（全双工）

　　　　利用移位寄存器实现

UART

　　特点

　　　　1、Universal Asynchronous Receiver/Transmitter，异步收发传输器，全双工

　　　　2、较长距离传输，有奇偶校验

　　　　3、RX接收，TX发送

　　基本过程

　　　　起始位：起始高，发送数据前拉低一个时钟周期表示起始

　　　　数据位：5-8位（有校验），9位（无校验）

　　　　校验位：奇偶校验（奇：校验位使传输内容中1的个数为奇数 偶：使1的个数为偶数）

　　　　停止位：将信号线从低电平变为高电平至少两个周期

IIC、SPI、UART协议总结

标签：interface   异步   完成   奇数   tput   发送数据   输入   数据   写入   

原文地址：https://www.cnblogs.com/wt2110/p/13208739.html