标签：ilog alt 技术 inpu width end input ril 编写
【题干】
【代码】
module top_module ( input in, output out ); assign out = ~in; endmodule
简单的实现一个非门
Verilog基础入门——简单的语句块编写（一）
原文地址：https://www.cnblogs.com/implus/p/13768487.html
