标签：基本 转换 info pcl http 存在 眼睛 str com
1. 感光原理
Camera Sensor是由数百万上千万数量小方块的CCD或CMOS感光元件（简称像素），以平面阵列方式排列组成，其感光原理是于感光元件表层上整合RGB（红、绿、蓝）三原色的滤镜，通过对一个一个的感光点对光进行采样和量化形成图像。Sensor中每一个感光点只对应一个彩色滤光片，因此只能感光RGB中的一种颜色。通常所说的30万像素或130万像素等，指的是有30万或130万个感光点。如果一台拥有一千二百万像素的数码相机，明显地就是最少12,000,000小方块的感光元件了
DVP（Digital Video Port） 是传统的sensor输出接口，采用并行输出方式，数据位宽有8bit、10bit、12bit、16bit等，是CMOS电平信号（重点是非差分信号）。
几个信号：
PCLK：pixel clock ,像素时钟，每个时钟对应一个像素数据；
HSYNC：horizonal synchronization，行同步信号
VSYNC：vertical synchronization，帧同步信号；
DATA：像素数据，视频数据，具体位宽要看ISP是否支持；
MCLK：或者XCLK，ISP芯片输出给驱动sensor的时钟；
SCL，SDA：IIC用来读写sensor的寄存器，配置sensor。
PCLK、HSYNC、VSYNC对应关系
ISP与Sensor通过DVP接口连接，ISP首先会给Snsor一个MCLK，sensor内部的PLL会对计算，产生PCLK，PCLK由幅面（F_W、F_H）、帧率（FPS）决定，并存在如下关系：
PCLK = F_W * F_H * FPS
以F_W = 3556，F_H = 1125，A_W = 1920， A_H = 1080，FPS = 25（1080P25）为例，说明几个对应关系：
- PCLK是一个像素传输的时间，所以HSYNC时间是PCLK的3556倍；
- 在这3556个像素中，只有1920个像素是有效的（A_W大小），在剩下的1636个像素点时间内sensor是不传输数据的；
- VSYNC是帧同步信号，所以VSYNC时间是PCLK的3556*1125倍；
- 同样只有在1920*1080个有效像素时间内，sensor在传输数据；
标签：基本 转换 info pcl http 存在 眼睛 str com
原文地址：https://www.cnblogs.com/DF11G/p/14479235.html
