标签：style blog http sp 数据 log bs 时间 size
我的板子设置HCLK=100M因此CLKVAL= int(HCLK/(VCLK*2)-1)，其中VCLK即上图的DCLK=6.4M, CLKVAL="int"(100/12.8-1)=int(6.8)=6
因此 VCLK = HCLK/[(CLKVAL+1)x2]= 100/2*(6+1)= 7.14MHz
VFRAME=HCLK/[(CLKVAL+1)x2]/{(VSPW+1+VBPD+1+LCD_YSIZE_TFT+VFPD+1)*(HSPW+1+HSPD+1+HFPD+1+LCD_XSIZE_TFT)}=64.4HZ
注意：有些液晶屏给的参数单位可能不一样，需要自己计算。
方法如下：
VBPD：确定帧同步信号和帧数据传输前的一段延迟时间，是帧数据传输前延迟时间和行同步时钟间隔宽度的比值，如图，VBPD=t3／t6=1.02 mS／31.77μs=32。
VFPD：确定帧数据传输完成后到下一帧同步信号到来的一段延迟时间，
是帧数据传输后延迟时间和行同步时钟间隔宽度的比值，如图，VFPD=t5／t6=0.35 ms／31.77μs=11。
VSPW：确定帧同步时钟脉冲宽度，是帧同步信号时钟宽度和行同步时钟间隔宽度的比值。如图，VSPW=t2／t6=0.06 ms／31.77μs=2。
HBPD：确定行同步信号和行数据传输前的一段延迟时间，描述行数据传输前延迟时间内VCLK脉冲个数，如图，VBPD=t7×VCLK=1.89 μs×25MHz=47。
HFPD：确定行数据传输完成后到下一行同步信号到来的一段延迟时间，描述行数据传输后延迟时间内VCLK脉冲个数，如图，HFPD=t9×VCLK=0.94 μs×25 MHz="24"。
HSPW：确定行同步时钟脉冲宽度。描述行同步脉冲宽度时间内VCLK脉冲个数，如图，HSPW=3.77μs×25 MHz="94"。
标签：style blog http sp 数据 log bs 时间 size
原文地址：http://www.cnblogs.com/luxiaolai/p/4121856.html
