码迷，mamicode.com
首页 > 其他好文 > 详细

Cortex-A15 Memory Hierarchy

时间：2015-01-15 12:36:20      阅读：286      评论：0      收藏：0      [点我收藏+]

标签：

       ARM 平台为实现速度和成本的平衡，使用多个层次的内存架构。
       对于多核 CPU 组成的 SOC，每个CPU 内部都有一组高速缓存，包含：ICache、DCache 和 TLB。多个 CPU 共享一个更大的 L2 缓存。L2缓存再和 CPU 外部的DDR3 内存交互。
       ICache 和 DCache 都知道是指令缓存和数据缓存。TLB 其实就是页表在 CPU 内部的高速缓存，也分为 L1 和 L2，集成于 每个 CPU 内部。

技术分享





Cortex-A15 Memory Hierarchy

标签：

原文地址：http://www.cnblogs.com/JonnyLulu/p/4225827.html
踩
(0)
赞
(0)
   
举报
评论 一句话评论（0）
登录后才能评论！
分享档案
更多>
2021年07月29日 (22)
2021年07月28日 (40)
2021年07月27日 (32)
2021年07月26日 (79)
2021年07月23日 (29)
2021年07月22日 (30)
2021年07月21日 (42)
2021年07月20日 (16)
2021年07月19日 (90)
2021年07月16日 (35)
周排行
mamicode.com排行更多图片
更多
友情链接
兰亭集智   国之画   百度统计   站长统计   阿里云   chrome插件   新版天听网
关于我们 - 联系我们 - 留言反馈
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码！