标签:modelsim fpga verilog systemerilog
在sv中用$bitstorealshort()函数可以轻松的将十六进制,二进制数转化成单精度浮点数,以下为源代码,在modelsim10.1c中测试通过,文件需要保存为.sv文件
module h2f;
integer fid_rd;endmodule
标签:modelsim fpga verilog systemerilog
原文地址:http://blog.csdn.net/w40306030072/article/details/43021399