标签：
当年读硕士，做的是FPGA图像融合，用的是友晶DE2-70开发板，记得当时还是非常喜欢FPGA的，常常为解决一个问题独自待到半夜。最后课题做的还算不错，因为组里以前没有师兄做过，基本上是自己现学现用，倒也充实。10年毕业找工作，看着房价，想着家里，心思有点重，没和同学一起进京，踏上了曾祖父当年的老路，去了东北某研究所。我们那不叫闯关东，叫下关东。
来到所谓的军工所，当了一名电子类研究实习员，两年后成了助研。过的马马虎虎，技术都是几年前的，强电弱电都有涉及，有时还有简单的机械制图，基本的光学知识，零星的几个项目才能锻炼曾经的C++编程。做过大小七八个项目，也都算是很圆满的完成，其中自己负责编的几个软件运行也都没有问题，关键是现场调试时解决了一个很多项目遗留下的一个难题。工作期间的经历也算磨练人，明白了关键还是得靠自己。工作两年，颈椎也不好了，最后半年萌生去意，结果13年来了德国读博。
在德国读博，其实就是一份工作。而对自己却是一种磨练，首先是语言，不停的恶补英语，从刚来的听说皆不顺到现在基本能听懂，交流没问题。其次是课题，科研嘛，就是做你没做过的，交叉学科，做的云里雾里。努力了两年，心中早已厌倦，唯一坚持的就是拿个学位，回国去末流高校混个老师当。可惜就是难遂人愿，去年被通知项目没钱了，无法继续资助了，至今仍记得自己当时，脑袋忽的空了。现在冷静了也不想吐槽老板了，相近的另一个职位，费了一年半时间招了两次人，结果都是待了三个月后就主动离职了，课题做了一年换了个方向，去年还让我写该方向的Motivation，一直说我on the right way，结果上面下来的评价结果老板也没料到，然后才说我做的不够好，算是理由吧，就不说啥了。其实自己也曾想离开过，一直没有勇气，是遗憾或机会还是留待以后验证吧。
失业的三个月，茫然不知所措，既有一事无成的悔恨，也有命运捉弄的不甘。只能随着时间的推移慢慢的冷静冷静，还好同事们都很友好，张罗着看足球、冰球，不断鼓励我去解决当前的困境，有时觉着真想回家种田去，办个家庭有机农场什么的。后来回想自己这些年的经历，觉得还是读研时最快乐，做的东西是发自内心的喜欢，于是决定选择FPGA，或是ASIC，或是IC。想好了方向，路还得靠自己走，艰辛就不在此诉说了。最后由于方向、签证、语言等的原因，只找了六个月的实习工作，做ASIC相关的工作。
公司里用的是VHDL，或者说欧洲普遍都用VHDL。而自己当年大三时学过一点VHDL，研究生用的主要还是Verilog。为了不让自己再狼狈些，不让自己再一事无成些，于是自费买了友晶的DE2，努力回忆当年的FPGA；路上来回四小时的奔波，拼命学着德语；公司里争分夺秒，啃着新的ASIC；晚上偷闲写点博客，总结最基础的VHDL。
希望用这6个月，26个星期，来记录自己的所学所悟，所得所想，纪念在德国混迹的时光，时刻提醒自己，逝者如斯，生无所息。最后长叹一声，潦倒至此者，恐天下唯我尔。
标签：
原文地址：http://www.cnblogs.com/mengdie/p/4312268.html
