嵌入式开发之davinci--- spi 中的时钟极性CPOL和相位CPHA

标签：

PI的极性Polarity和相位Phase，最常见的写法是CPOL和CPHA，不过也有一些其他写法，简单总结如下：
(1) CKPOL (Clock Polarity) = CPOL = POL = Polarity = （时钟）极性
(2) CKPHA (Clock Phase)   = CPHA = PHA = Phase = （时钟）相位
(3) SCK=SCLK=SPI的时钟
(4) Edge=边沿，即时钟电平变化的时刻，即上升沿(rising edge)或者下降沿(falling edge)
对于一个时钟周期内，有两个edge，分别称为：
(1)Leading edge=前一个边沿=第一个边沿，对于开始电压是1，那么就是1变成0的时候，对于开始电压是0，那么就是0变成1的时候；
(2)Trailing edge=后一个边沿=第二个边沿，对于开始电压是1，那么就是0变成1的时候（即在第一次1变成0之后，才可能有后面的0变成1），对于开始电压是0，那么就是1变成0的时候；

http://blog.csdn.net/ce123_zhouwei/article/details/6923293

http://www.cndzz.com/download/4141_0/102512.html

http://www.baike.com/wiki/SPI

嵌入式开发之davinci--- spi 中的时钟极性CPOL和相位CPHA

标签：

原文地址：http://www.cnblogs.com/pengkunfan/p/4350326.html