标签：
1、可以把outline及螺丝孔位置做成单独的mechanical symbol。因为板子外形和螺丝孔位置，多是从机构工程师手里拿来的DXF，新建mechanical symbol后，导入DXF到board geometry-dimension层，然后把外框change到outline层即可。
2、把GND和VCC的rats隐藏起来。额，导入网络之后，屏幕上密密麻麻的rats是不是很闹心。好办！cmgr->properties->net->general properties。横向的栏目里面都有一个叫No rat的属性栏，如果这里是on的话，则不显示该网络的rats。不显示又不方便，又有人想到了给assign 不同颜色的方法，display->color/visibility->nets(在layers旁边，就那么大个界面，慢慢找）。然后给GND和VCC分配颜色就好，完了之后，所有这些引脚就都带色了。
3、可以给特定的“群”，比如clk，data等这些线“群”，设置不同于其他网络的spacing、physical属性：
① 在cmgr中，object->create->(spacing Cset, physcal Cset, electrical Cset...).如果是创建新的spacing群，那选spacing Cset。
② 在worksheet selector下选择spacing->all layer->all,就可以在右侧看到新建的规则‘群’。
③同样是worksheet selector下选择spacing->net->all layers。在右侧的列表中，针对不同的net，在referenced spacing Cset下选择不同的群。（单击default，会出现一个下拉菜单，选择我们刚才新建的群即可。）
或者
②在allegro中，edit->properties。然后选择你要操作的net（可以按ctrl选多个，或者是在find选项卡里直接搜索，如果网络名知道的话）。选中后，会弹出edit property的对话框。
③ 找到你要设置规则的类。还以上面的spacing为例。找到spacing，在方框里填入规则的名称，如CLK。
4、按页或是room摆放元件。
①在capture中修改或是添加元件属性。
②生成网表时，单击setup按钮，然后edit，你会看到room和page是否是yes。表示生成网表时，是否把这些信息传递给Allegro。
③ allegro导入网表时，勾选create usr defined properties。然后quick place->by property/value。
标签：
原文地址：http://www.cnblogs.com/pied/p/2325807.html
