DDR SDRAM

标签：

DDR SDRAM（Double Data Rate SDRAM）是一种高速CMOS、动态随机访问存储器, 它采用双倍数据速率结构来完成高速操作。应用在高速信号处理系统中, 需要缓存高速、大量的数据的情况。

SDR SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；DDR SDRAM能够同时在时钟的上升和下降沿提取数据，一个时钟周期内传输两次数据，从而在相同的数据总线宽度和工作频率下, DDR SDRAM的总线带宽比SDR SDRAM的总线带宽提高了一倍。例如，在DDR200器件中，数据传输频率为200 MHz，而DDR工作频率则为100 MHz。

延时性是DDR存储器的另一特性。存储器延时性可通过一系列数字体现，如用于DDR1的2-3-2-6-T1、3-4-4-8或2-2-2-5。这些数字表明存储器进行某一操作所需的时钟脉冲数，数字越小，存储越快。这些数字代表的操作如下：CL- tRCD–tRP–tRAS–CMD。要理解它们，您必须牢记存储器被内部组织为一个矩阵，数据保存在行和列的交叉点。

• CL：列地址选通脉冲（CAS）延迟，是从处理器发出数据内存请求到存储器返回内存间的时间。
• tRCD：行地址选通脉冲（RAS）到CAS的延迟，是激活行（RAS）和激活列（CAS）间的时间。
• tRP：RAS预充电时间，是禁用数据行接入和开始另一行数据接入间的时间。
• tRAS：激活预充电延时，是在启动下一次存储器接入前存储器必须等待的时间。
• CMD：命令速率是存储芯片激活和向存储器发送第一个命令间的时间。有时，该值不会公布。它通常是T1（1个时钟速度）或T2（2个时钟速度）。

DRAM 内存单元必需刷新，避免丢失数据内容。DDR SDRAM控制器的主要功能就是完成对DDR SDRAM的初始化、刷新等工作, 将DDR SDRAM复杂的读写时序转化为用户简单的读写时序, 以及将DDR SDRAM接口的双时钟沿数据转换为用户的单时钟沿数据, 使用户像操作普通的RAM一样控制DDR SDRAM。

DDR SDRAM从DDR1、DDR2和DDR3发展到DDR4了。DDR1、DDR2、DDR3和DDR4存储器的电压分别为2.5、1.8、1.5和1.2V，功耗更低，效率更高。在一般嵌入式系统中，SOC芯片都带有DDR控制器，在使用时只需根据相应的DDR SDRAM芯片的参数来配置DDR控制器。DDR控制器的配置主要参数有DDR芯片的容量，数据位宽，Bank数量，DDR工作频率（数据速率是工作频率的二倍）等。使用起来非常简单。

参考文献：

Double data rate

https://en.wikipedia.org/wiki/Double_data_rate

DDR存储器

http://www.freescale.com.cn/tech_ariticles/2008/08_02.asp

DDR SDRAM

标签：

原文地址：http://www.cnblogs.com/dpc525/p/4609321.html