标签：
完成波形的随机设置（A,B任意给定高低电平即可,只是当作测试信号)，选择任务栏Assignments【Setings】,设置Simulation mode为functional,其余保持不变点击ok。点击
进行编译，点击
进行功能仿真，波形如下所示。
选择波形，查看Task栏目里RTL级，点击可以生成基于该波形的电路结构，通过查看该电路，验证verilog程序是否满足要求，若不满足，在打开.v文件修改保存再进行一系列的仿真，而不需要重新建立工程。若满足，选择任务栏Assignments【Setings】,设置Simulation mode为Timing。
点击编译
按钮，进行综合优化。编译结果如下：
选择任务栏Processing【Generate Functional Simulation Netlist】,进行适配完成布局布线功能，通过 Netlist Writer 生成的标准网表文件(.vo) 以及标准延时(.sdo)文件，用于对设计进行时序仿真（后仿真） ，之后simulate波形，可以看出输入与输出的信号都存在一个延迟。
建立工程和设计之后， 可以使用 Quartus II 软件 Assignment 菜单中的 Settings 对话框、
Assignment Editor 、Pin Planner、Design Partitions 窗口和 Timing Closure 布局图指定初始设计约束条件，例如，引脚分配、器件选项、逻辑选项和时序约束条件。约束将对后序的综合
与适配过程产生控制与影响。点击Pin Planner
，按照手册分配引脚
下载调试：对设计进行验证后， 即可对目标器件进行编程和配置， 下载设计文件到硬件中进行硬件验证。QuartusⅡ编程器 Programmer 最常用的编程模式是 JTAG 模式和主动串行编程模式 AS。JTAG模式主要用在调试阶段， 主动串行编程模式用于板级调试无误后将用户程序固化在串行配置芯片 EPCS 中。JPAG方式下载：选择 QuartusⅡ主窗口的 Tools 菜单下的 Programmer 命令，在该对话框点击 Hardware Setup，进入 Hardware Setup 对话框，在此添加硬件设备；配置完成后，选择下载模式为JPAG模式。点击下图的start图标进行验证。
之后进行AS方式下载，步骤大致相同，只需要把mode改为 Active Serial Program，下载完成后程序固化在 EPCS 中，开发板上电后 EPCS 将自动完成对目标芯片的配置，无须再从计算机上下载程序。
Tips:AS模式(active serial configuration mode):FPGA器件每次上电时，作为控制器从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程。
JTAG是直接烧到FPGA里面的 由于是SRAM 断电后要重烧,AS是烧到FPGA的配置芯片里保存的 每次上电就写到FPGA里
在下载配置的时候对于cycloneII的器件,如ep2c8,在JTAG下载方式对应.sof,AS下载方式对应 .pof.
1. 关闭FPGA开发板的电源；
2. 将JTAG仿真器的JTAG线缆连接至FPGA开发板的JTAG接口；
3. 在仿真器的USB接口上插入USB线缆（假设USB线缆的另一段已经插在电脑上）；
4. 打开FPGA开发板的电源。
步骤2和3的最好不要调换，因为虽然FPGA开发板没有供电，但是USB供电的JTAG仿真器也会产生一定的电压，作用于FPGA开发板的VCC和GND上，所以千万要注意此顺序。
拔线顺序
1. 关闭FPGA开发板的电源；
2. 拔下JTAG仿真器的USB接口上的USB线缆；
3. 去除JTAG线缆与FPGA开发板的连接；
初识QuartusII 9.0（破解，半加器的仿真，综合：下）
标签：
原文地址：http://www.cnblogs.com/Fun-with-FPGA/p/4696683.html
