差分信号也称为差动信号，用两根完全一样，极性相反的信号阐述一路数据。为了保证两根信号完全一致，在布线时要保持平行，线宽、线间距保持不变。接收端差分线对间通常会加匹配电阻，其...
分类：
其他好文 时间：
2015-03-19 18:27:00
阅读次数：
182
一、通过孔焊盘的制作
计算部分：
孔径：DIP元器件引脚应与通过孔公差配合良好----通孔直径大于引脚直径8~20mil，大点可确保透锡良好。
元器件的孔径形成序列化：
40mil以下按4mil递减，以上按5mil增加：40、45、50、55，，36、32、28、24、20、16、12、8。（孔径（钻孔直径）要匹配到这些个值）
焊盘盘面的计算不是一个公式，...
分类：
其他好文 时间：
2015-03-17 16:01:16
阅读次数：
138
１.allegro PCB editor 与capture CIS之间的联系（原理图交互摆放）他们之间是通过一个通信程序联系起来的在capture CIS选中dsn文件，options->preference->miscellaneous->intertool camunication勾选后两个应用...
分类：
其他好文 时间：
2015-01-22 21:30:03
阅读次数：
203
主要介绍布局之前的准备工作：1.导入网表file->import->logic主要是要找到原理图的目录，该目录下有一个文件夹（allegro）然后点击import cadence(此时在导入的时候出现了错误，后续进行解决)2.设置栅格点set up->grids此处山栅格点的设置分为电气层以及非电气...
分类：
其他好文 时间：
2015-01-20 22:00:22
阅读次数：
163
印刷电路板回流焊机贴过程中，需要元件具体的位置信息，Allegro导出位置坐标的方法 ：
一、打开BRD文件
二、File->Export->Placement ：
三、出现对话框，选择Placement Origin选项：
四、点击Export，导出位置文件：...
分类：
其他好文 时间：
2015-01-17 11:15:18
阅读次数：
487
如果运行Capture.exe找不到cdn_sfl401as.dll，如果运行allegro.exe找不到cnlib.dll，（上面俩个库文件都在C:/Cadence/SPB_16.3/tools/bin中），请检查环境变量设置是否完整！我遇到上述问题，发现没有CDSROOT的定义，添加一个： .....
分类：
其他好文 时间：
2015-01-16 18:57:08
阅读次数：
683
记得刚毕业出来时就在某台商工作，用的就是allegro，从此上了贼船就下不来了～～。其实还用过pcad，protel，powerpcb（以下简称3p，加上pads就4p了，呵呵～～）。至于mentor和cr5000就实在是没空去用了（有点难度）。除去mentor和zuken的软件不说，alleg.....
分类：
其他好文 时间：
2015-01-13 10:23:05
阅读次数：
231
Linux下画原理图和PCB
Windows下大名鼎鼎的Allegro和经典的Protel 99SE都是不支持Linux操作系统的，做Linux驱动开发免不了要看一下原理图和PCB。
一般的做法有三种：
1.主机使用Windows系统，将Linux装在VMWARE之类的虚拟机中这样可以使用Windows下的软件看原理图和PCB了；
2.与第一条反过来，在Linux系统中装一个Windows...
分类：
系统相关 时间：
2014-12-15 10:30:22
阅读次数：
391
1.在放置过孔前先要进行简单的设置。在菜单栏Setup->Constraints->physical出来的列表里面找到vias 点击出现一个对话框在对话框中选择需要的过孔。（类型比较多可以在下面过滤器输入v*）选择好过孔后关闭即可。当然还有很多约束在这里设置，比如多大的线宽对应多大的过孔..2.使用...
分类：
其他好文 时间：
2014-12-02 22:23:30
阅读次数：
367
