4个色彩像素包模式：24- 30- 36- 48- 不同模式下tmds时钟与与像素的比是位宽与24的比值 。 24 bit mode: TMDS clock = 1.0 x pixel clock (1:1) 。30 bit mode: TMDS clock = 1.25 x pixel clock ...
分类：
其他好文 时间：
2018-08-11 11:35:03
阅读次数：
186
DDC的参数 EDID是一种VESA 标准数据格式，其中包含有关监视器及其性能的参数，包括供应商信息、最大图像大小、颜色设置、厂商预设置、频率范围的限制以及显示器名和序列号的字符串。EDID数据标准：EDID(Extended Display Identification Data Standard ...
分类：
其他好文 时间：
2018-08-11 11:33:05
阅读次数：
4082
SCDC State and Control Data Channel 接收端如果有SCDC，应该在E-EDID中包含一个有效的HF-VSDB，并且把SCDC_Present位设置为1。在访问SCDC之前，源端必须验证接收端E-EDID中，包含一个有效的HF-VSDB并且SCDC_Present位要 ...
分类：
其他好文 时间：
2018-08-11 11:32:23
阅读次数：
1617
RGB4:4:4 YCbCr4:4:4 YCbCr4:2:2 YCbCr4:2:0 ...
分类：
其他好文 时间：
2018-08-09 22:06:50
阅读次数：
330
注：iTOP-4412开发板（精英版和全能版）同时也有10.1寸屏幕，如果 金属框10.1寸屏幕（如下图所示）转接板使用的默认焊接方式 则默认只能使用HDMI线， 不能支持FPC排线。 本文档介绍，如何修改转接板背面的配置电阻，在iTOP-4412底板上同时支持HDMI和 FPC线。 如下图所示，是 ...
分类：
其他好文 时间：
2018-08-08 10:41:16
阅读次数：
157
由TMDS_Bit_clock_Ratio、TMDS_clk和色彩深度，就可以确定出tmds_clk,cdr_clk,vid_clk和ls_clk之间的关系。 1、Tmds_clk时钟频率的确定： 原理：通过一个100M的时钟与被测时钟在一定时间内的计数，可以得到被测时钟的频率。 文件模块 mr_r ...
分类：
其他好文 时间：
2018-08-07 20:45:31
阅读次数：
745
1. 使用poll机制 1.1 如何使用？ a. open("/dev/HPD"); b. poll状态发生变化 c. read确定接上还是接下 1.2 情景分析： 1. APP使用open("/dev/HPD"); 2. APP : poll 驱动：poll 休眠 中断 3. APP : read ...
分类：
其他好文 时间：
2018-08-04 18:47:29
阅读次数：
505
随着云计算产业在国内的蓬勃发展，以及国产ARM处理器的快速发展，云终端的高性价比优势越来越明显。但是目前很多云终端的VGA显示质量比较差，经常出现相同的显示器，PC显示效果可以，但是接云终端的时候效果就比较差。这就要从云终端VGA硬件显示方案说起。当前ARM云终端很多都是基于机顶盒的硬件平台发展来的，大多数机顶盒的CPU是不支持VGA信号输出，它们只需要支持HDMI即可，因此要用外围电路扩展一个V
分类：
其他好文 时间：
2018-07-11 16:04:30
阅读次数：
126
不管是做设计还是看电影玩游戏编代码，多屏幕总是可以带来方便的。屏幕投影之前需要连接屏幕：通过VGA线连接、通过HDMI线连接、或者通过无线连接。 介绍Win10实现屏幕投影设置：https://jingyan.baidu.com/article/3a2f7c2e33280f26afd61184.ht ...
