1.Abstract 观察到一个有趣的现象，每当把Apple笔记本合上的时候，那个白色的呼吸灯就会反复地由暗渐明，然后又由明渐暗，乍一看就像Apple笔记本在打盹休息一样，十分可爱！于是突发奇想，要不用Verilog也写一个吧，资源也不需要太多，一个LED灯就可以了。为了使用方便，可以把它做成参数化...
分类：
其他好文 时间：
2014-11-18 23:42:30
阅读次数：
657
很久没有看FPGA了，本来想继续学习HLS，就上Xilinx的网站看了看。结果发现了SDx 开发环境，很新的一个东西。由于我对这方面了解不多，本篇博文仅仅只是资料的整合和介绍。1.SDx开发环境 Xilinx官网这样解释SDx：SDx? 是一种面向系统和软件工程师的开发环境。 SDx 让没有 FPG...
分类：
其他好文 时间：
2014-11-18 23:11:06
阅读次数：
327
1. Abstract function和task语句的功能有很多的相似之处，在需要有多个相同的电路生成时，可以考虑使用它们来实现。因为个人使用它们比较少，所以对它们没有进行更深的了解，现在时间比较充裕，我想通过写几个简单的电路将它们二者的功能进行验证一下，看看究竟是怎么生成电路的。 2. Cont...
分类：
其他好文 时间：
2014-11-17 20:54:52
阅读次数：
230
数字系统有两大类有限状态机（Finite State Machine，FSM）：Moore状态机和Mealy状态机。Moore状态机 其最大特点是输出只由当前状态确定，与输入无关。Moore状态机的状态图中的每一个状态都包含一个输出信号。这是一个典型的Moore状态机的状态跳转图，x、y、z是输入，a、b、c是输出。 Mealy状态机 它的输出不仅与当前状态有关系，而且与它的输入也有关系...
分类：
其他好文 时间：
2014-11-17 12:23:54
阅读次数：
213
一。平台 系统：ubuntu12.04 开发板：jz2440 编译器：gcc二。中断简略 大概除了FPGA这种并行的cpu才不需要中断，像51，AVR，arm这类串行的芯片中断是他们不被淘汰的利器。没有中断，他们不可能得到这么广泛的应用。 arm中断和51的类似，无非就是设置相关寄存器、中...
分类：
其他好文 时间：
2014-11-16 17:13:52
阅读次数：
206
??
更换内核版本
原来digilent的内核版本是linux-3.3-digilent更改为3.3.0-xillinux-1.0-rich+
参考：http://xillybus.com/xillinux-rich-kernel
错误提示：DISAGREES ABOUT VERSION OF SYMBOL MODULE_LAYOUT，解决方法
问题描述参见：http://www.ibm...
分类：
数据库 时间：
2014-11-12 21:17:56
阅读次数：
188
最近无聊，想通过FPGA来驱动OV5640，达到高速并行的图像处理。其中使用了8个sensor。是Omnivision的500W高清摄像头。主要用于手机，pad，等移动设备的主摄像头。在网上搜索了一把，包括谷歌和百度。都没发现太有价值的信息。后面自己硬着头皮开始自己来弄。应该用fpga控制ov5640我属于首创。
经过漫长的原理图设计，原理图如下：
其中的DOVDD使用的是D1.8V，这...
分类：
其他好文 时间：
2014-11-12 10:29:23
阅读次数：
455
几天前写过FPGA采集LVDS视频(噪点去除)，当时的情况是CameraLink视频出现了很多噪点，不堪入目，硬件方面没有找到毛病，只能是用硬件描述语言对采集前端的FPGA重新进行了处理，效果上有所改善，实际上是自己在骗自己，硬件上有缺陷，视频数据源不准确的情况下，怎么处理都不太可能达到完美的效果。当时分析了四个可能性：
①DS90CR288解串芯片供电不足。
②差分线阻抗和100欧电阻不匹配...
分类：
其他好文 时间：
2014-11-10 19:57:28
阅读次数：
242
Verilog hdl不是“编程”是“建模”Verilog hdl语言是一种富有“形状”的语言。如果着手以“建模”去理解Verilog hdl语言，以“形状”去完成Verilog hdl语言的设计。在感觉上Verilog hdl + FPGA是“可所触及”，是一种“实实在在”的感觉，不相等于“编程”...
分类：
其他好文 时间：
2014-11-06 10:34:28
阅读次数：
219
