你的位置：EETOP 赛灵思（Xilinx） 社区 >> 文章 >> 技术文章 >> 详细内容在线投稿 异步FIFO那点事 排行榜 收藏 打印 发给朋友 举报发布者：jackzhang 热度748票 浏览66229次 【共1条评论】【我要评论】时间：2011年10月21日 23:41 设计一个FIF ...
分类：
其他好文 时间：
2018-02-06 12:59:45
阅读次数：
203
测试代码如下： 在quartus中设置fast output register方法是：Assignment Editor － 找到管脚 － 选Fast Input/Output Register － On，如图所示： 下图是没有设置fast output register的Route结果： 下图是设 ...
分类：
其他好文 时间：
2018-02-04 19:37:16
阅读次数：
451
图： 在对设计的芯片进行测试时，经常要用到FPGA，可是里面的仿真工具却不如Modelsim那么好用，且在规模比较大时，ISE在仿真时，软件经常会报告内存限制的问题，此时一般会切换到Modelsim软件中去做仿真，这样便不会出现内存限制的问题，且仿真器也更加好用。 下面以综合后仿真为例，讲一下如何用 ...
分类：
其他好文 时间：
2018-02-02 11:54:17
阅读次数：
831
图： 在对设计的芯片进行测试时，经常要用到FPGA，可是里面的仿真工具却不如Modelsim那么好用，且在规模比较大时，ISE在仿真时，软件经常会报告内存限制的问题，此时一般会切换到Modelsim软件中去做仿真，这样便不会出现内存限制的问题，且仿真器也更加好用。这里介绍一下Xilinx ISE如何 ...
分类：
其他好文 时间：
2018-02-02 11:33:06
阅读次数：
183
使用Vivado2017.3自定义IP Core。通常情况下，我们做设计采用模块化设计，对于已经设计好的一部分模块功能，就可以直接拿来调用，IP Core就是这样来的，一般来说我们看不到IP Core的源码，这也是Xilinx为了保护作者知识产权，对IP Core进行加密。对我们开发者而言，我们也可 ...
分类：
其他好文 时间：
2018-01-28 13:52:40
阅读次数：
735
在Xilinx ISE中生成ROM时，需要指定.coe文件。需要做到两件事。其一，要使用memory_initialization_radix= ; memory_initializatoin_vector= ; 其二，在修改.coe文件之后，必须重新上传，在上传时需要重新选择。否则，即使.coe文 ...
分类：
其他好文 时间：
2018-01-28 13:50:45
阅读次数：
179
本篇要分享的是基于Xilinx FPGA的视频图像采集系统，使用摄像头采集图像数据，并没有用到SDRAM/DDR。这个工程使用的是OV7670 30w像素摄像头，用双口RAM做存储，显示窗口为320x240，而且都知道7670的显示效果也不怎么样，这是一次偶然的机会我得到的资源，便在basys3、z ...
分类：
其他好文 时间：
2018-01-22 11:09:04
阅读次数：
339
UE安装目录如下： 对于ISE工具，在Editor -> Prefereneces，进行如下配置，即可关联 ...
分类：
其他好文 时间：
2018-01-20 14:03:41
阅读次数：
119
xilinx 7系列芯片不再支持LVDS33电平，在VCCO电压为3.3V的情况下无法使用LVDS25接口。 有些设计者想通过在软件中配置为LVDS25，实际供电3.3V来实现LVDS33也是无效的，原因是xilinx 7系列芯片在IO配置方面增加了过压保护，因而无法通过欺骗综合软件的方式强行配置I ...
分类：
其他好文 时间：
2018-01-08 17:28:49
阅读次数：
1024
一、 RAM 分类XILINX 的 RAM 可分为三种，分别是：单口 RAM，简化双口 RAM 和真双口 RAM。如下 图所示： 图1 单口 RAM 图2 简化双口 RAM A 口写入数据，B 口读数据 图3 真双口 RAM A,B 任意一个口都可以读写数据，可从 A 写入，B 读数据 二、选择数据 ...
分类：
其他好文 时间：
2018-01-08 12:16:09
阅读次数：
221
