Altera 的 Cyclone IV 器件 PLL 具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。 Altera 的 Quartus II 软件无需任何外部器件，就可以启用 Cyclone IV PLL 和相关功能。 下面演示如和调用 Altera 提供 ...
分类：
其他好文 时间：
2019-09-30 21:27:59
阅读次数：
95
基于Altera厂商的SignalTapII在线调试逻辑分析仪使用讲解 ...
写在前面的话 做很多图像算法的时候，我们经常需要用到模板运算（如sobel图像边缘检测、中值滤波、均值滤波等等），处理这些问题的时候，我们可以借助altera提供的移位寄存器IP核来简化我们的设计，从而提高设计效率。本节，梦翼师兄和大家一起学习这个适合用于模板运算的移位寄存器IP核的用法。 功能要求 ...
分类：
其他好文 时间：
2019-09-14 11:49:52
阅读次数：
176
FPGA公司主要是两个Xilinx和Altera（现intel PSG），我们目前用的ISE是Xilinx的开发套件，现在ISE更新到14.7已经不更新了，换成了另一款开发套件Vivado，也是Xilinx的产品，intel的 ...
分类：
其他好文 时间：
2019-06-22 12:15:46
阅读次数：
144
根据上一篇生成的IP核，例化之后如上图，Local开头的数据是用户侧数据，其他数据暂时不用纠结，不用管。 这些是需要关注的信号，但是初学阶段很难对这些信号形成具体的概念，这里参考明德扬的代码进行二次封装。 封装之后只需要关注 上面这9个信号，当user_wdata_rdy为高电平的时候可以写入数据， ...
分类：
其他好文 时间：
2019-06-11 01:12:53
阅读次数：
141
打开IP核工具，然后选择Verilog HDL选项，填写路径，写入文件名DDR2_IP.V,点击next PLL reference clock frequency填入板子晶振的频率50MHZ，这里设置Memory clock frequency为133MHZ，Controller data rat ...
分类：
其他好文 时间：
2019-06-10 23:39:18
阅读次数：
268
简单介绍一下，之前我就接触过很多的FPGA的开发板，目前市面上常见的开发板分Xilinx和Altera的开发板。 我的理解：中国最开始大量使用的FPGA是Altera公司的。价格方面应该也比较便宜，所以基本上做FPGA相关教程的基本上最开始接触的都是Altera公司的芯片。Xilinx作为FPGA的 ...
分类：
其他好文 时间：
2019-03-29 20:38:15
阅读次数：
195
原帖地址：https://blog.csdn.net/a8039974/article/details/51706906/逻辑单元在FPGA器件内部，用于完成用户逻辑的最小单元。逻辑单元在ALTERA叫作（Logic Element，LE）LE，在XILNX中叫作LC(LOGIC CELL).逻辑单... ...
分类：
其他好文 时间：
2019-03-17 10:24:50
阅读次数：
248
本实验使用DE1器件，cyloneV，主要做的基础实验，目的是回顾前期的学习和巩固知识和熟悉操作流程。 初学者FPGA开发流程： 1、设计定义; 2、设计输入；（quartus II） 3、语法检测，分析和综合（quartus II检查）； 4、功能仿真；（modelsim-altera仿真） 5、 ...
分类：
其他好文 时间：
2019-02-21 13:03:48
阅读次数：
187
我们在用FPGA对视频进行处理时，常常会遇到：有时候图像中的某些文字显示模糊 这有可能是缩放导致；有时可能是AD/DA模块采用了不同厂家的芯片 导致转换后的效果不同；有可能在图像YUV422与YUV420互相转换 算法间接导致图像效果变差。林林总总，当然还有其它不同的图像处理而有可能降低画质的场景。 ...
分类：
其他好文 时间：
2019-02-02 10:42:27
阅读次数：
242
