无论是差分转单端信号还是单端信号转差分信号，都要都要用到altiobuf。而且在pin planner中要设置管脚的标准为差分的 而且要注意管脚的正负极性。 今天用FPGA做测试：把专门用于PLL的输出差分管脚上用作单端，给两个脚分别输出不同的单端时钟信号时， 时钟信号特别乱，可能是两个脚之间相互影 ...
分类：
其他好文 时间：
2018-06-02 18:37:42
阅读次数：
176
###### 【该随笔部分内容转载自小梅哥】 ######### 一、FPGA学习路线 工具使用 -> 语法学习 -> 逻辑设计 -> IP使用 ->接口设计 -> 时序分析 -> 片上系统 1、工具使用 Altera：Quartus II Xlinx： Vivado 2、语法学习 Verilog ...
分类：
其他好文 时间：
2018-05-19 17:12:31
阅读次数：
198
本博文以矩阵键盘实验为例，介绍了如何开启FPGA管脚的片上上拉电阻。 Cyclone IV E FPGA的通用输入输出管脚都支持内部弱上拉电阻，但是时钟输入脚不支持。所以，当需要上拉电阻的信号（如本例中的矩阵键盘Row信号和IIC协议中的SDA、SCL信号）连接到了FPGA的通用输入输出管脚上，在一 ...
分类：
其他好文 时间：
2018-04-26 21:17:19
阅读次数：
1378
摘要: 本章我们介绍仿真环境搭建是基于ModelsimSE的。Modelsim有很多版本，比如说Modelsim-Altera，但是笔者还是建议大家使用Modelsim-SE，Modelsim-Altera实际是针对Altera 的OEM版本，它事先将Altera的一些IP核仿真库添加到了工具中，但 ...
分类：
其他好文 时间：
2018-04-17 11:50:51
阅读次数：
199
FPGA公司主要是两个Xilinx和Altera（现intel PSG），我们目前用的ISE是Xilinx的开发套件，现在ISE更新到14.7已经不更新了，换成了另一款开发套件Vivado，也是Xilinx的产品，intel的开发套件是Quartus II系列，我们实验室这两款公司的开发板都有，不过 ...
分类：
其他好文 时间：
2018-03-17 12:10:30
阅读次数：
19595
下面简单举例SERDES的FPGA在通信和消费领域高速系统中的应用，从而扩展我们的视野。限于主旨和篇幅，所述内容不能深入，希望有兴趣的读者参考阅读网站上相关的文章。Altera Stratix GX支持的高速标准以及参数特性如图所示。 AlteraStratix GX支持的高速标准以及参数特性 St ...
分类：
其他好文 时间：
2018-03-15 11:15:52
阅读次数：
134
MD5 和的价值体现在哪里，它是用来做什么的? MD5 和是由字母和数字构成的字符串，起到了文件指纹的作用。如果两个文件有相同的 MD5 和值，那么，文件完全相同。您可以为每一软件下载使用所提供的 MD5 和值，验证您下载的文件是否与我们服务器上的文件相同。对此，您可以使用互联网上(例如：winMd ...
分类：
其他好文 时间：
2018-03-12 15:16:44
阅读次数：
191
自己在网上找了很久才找到的资源，花了很大的劲，觉得不易，特地分享给大家。本书讲了使用FPGA的Fir IIR IP核与Matlab配合使用生成滤波器的详细使用方法。贴出地址，http://download.csdn.net/download/jzeng123/10278851. 拿走不谢。 ...
分类：
其他好文 时间：
2018-03-10 14:00:53
阅读次数：
578
在目前主流厂商的高端FPGA 中都集成了SERDES（串并收发单元）硬核，如Altera的Stratix IV GX器件族内部集成的SERDES单通道支持600Mbit/s到8.5Gbit/s数据熟率，而Stratix IV系列器件族还集成支持150Mbit/s到1.6Mbit/s的高速差分信号接口 ...
分类：
其他好文 时间：
2018-03-09 10:38:36
阅读次数：
200
任何芯片要工作，必须满足一个温度范围，这个温度是指硅片上的温度，通常称之为结温(junction temperature)。 ALTERA的FPGA分为商用级(commercial)和工业级(induatrial)两种，商用级的芯片可以正常工作的结温范围为0~85摄氏度，而工业级芯片的范围是-40~ ...
分类：
其他好文 时间：
2018-03-07 10:34:27
阅读次数：
395
