1.verilog语言中操作数使用补码的形式处理数据，reg型数据可以赋正值，也可以赋负值。但当一个reg型数据是一个表达式中的操作数时，它的值被当作是无符号值，即正值，记得注意转换。 2.verilog语言算数运算中**代表指数运算，eg:2**M代表2M 。 3."按位异或"运算符^，"按位同或 ...
分类：
其他好文 时间：
2020-02-05 13:14:18
阅读次数：
82
一、好的书籍 各个芯片的器件手册 《数字信号处理的FPGA实现》 VERILOG手册：http://www.emmelmann.org/Library/Tutorials/docs/verilog_ref_guide/vlog_ref_top.html 二、好的团体 DIGILENT中文：http: ...
分类：
其他好文 时间：
2019-10-06 11:37:34
阅读次数：
123
一般FPGA开发板的VGA会向用户暴露两共五个种接口，第一种是时序信号，用于同步传输和显示；第二种是色彩信号，用于随着时序把色彩显示到显示器上 时序接口 行同步信号 用于指示一行内像素的显示 场同步信号 用于指示一帧的画面显示 数据接口 红 绿 蓝 ...
分类：
其他好文 时间：
2019-03-10 11:12:34
阅读次数：
132
一、 软件平台与硬件平台 一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE 硬件平台： 1、 FPGA型号：Xilinx公司的XC6SLX45-2CSG324 2、 VGA接口 3、 液晶显示器 ...
分类：
其他好文 时间：
2018-09-22 18:25:23
阅读次数：
192
###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频器、定时器、移位寄存器 ###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频 ...
分类：
其他好文 时间：
2018-05-21 12:32:51
阅读次数：
273
FPGA设计的是数字逻辑，在开始用HDL设计之前，需要先了解一下基本的数字逻辑设计—— 一门抽象的艺术。 现实世界是一个模拟的世界，有很多模拟量，比如温度，声音······都是模拟信号，通过对模拟信号进行约束，我们就会抽象出来高电平和低电平，也就是0和1，用来构建整个数字逻辑世界，这个约束就是电平规 ...
分类：
其他好文 时间：
2018-05-21 12:24:59
阅读次数：
206
###### 【该随笔部分内容转载自小梅哥】 ######### 一、FPGA学习路线 工具使用 -> 语法学习 -> 逻辑设计 -> IP使用 ->接口设计 -> 时序分析 -> 片上系统 1、工具使用 Altera：Quartus II Xlinx： Vivado 2、语法学习 Verilog ...
分类：
其他好文 时间：
2018-05-19 17:12:31
阅读次数：
198
###### 【该随笔属于小梅哥FPGA系列视频学习笔记，原创为小梅哥】 ######### FPGA（Field-Programmable Gate Array，现场可编程门阵列），典型的FPGA原理和结构如下图（注：以Cyclone IV E FPGA芯片为例），主要包括三类基本资源： 可编程逻 ...
分类：
其他好文 时间：
2018-05-18 23:26:31
阅读次数：
233
做FPGA主要是要有电路的思想，作为初学者，往往对器件可能不是熟悉，那么应该要对数字电路的知识熟悉。 FPGA中是由触发器和查找表以及互联线等基本结构组成的，其实在逻辑代码里面能够看到的就是与非门以及触发器。 不要把verilog和c语言等同起来，根本就是不同的东西，没有什么可比性，在写一句程序的时 ...
分类：
其他好文 时间：
2018-05-10 11:36:01
阅读次数：
163
不管是学FPGA还是C语言，任何一种代码的学习都离不开大量的代码阅读，也就是多看，多学习别人的代码。初学者在学习的过程中更为重要的是模仿，模仿别人的代码算法怎么去处理的，模仿多了，代码看的多了，能力自然就有所提升了。 说到这里不免有人问，那是不是去抄袭别人的代码啊，这种行为多可耻啊。个人认为，如果有 ...
分类：
其他好文 时间：
2018-04-26 19:49:01
阅读次数：
145
