xilinx14.6,modelsim10.1a,modeltech
分类：
其他好文 时间：
2014-09-11 19:13:02
阅读次数：
641
使用Xilinx EDK调用microblaze软核，搭建一个微小系统，然后用modelsim来仿真xapp1052的DMA收发控制
分类：
移动开发 时间：
2014-09-02 07:56:24
阅读次数：
881
解决办法：首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下，保持*.bdf为活动窗口状态，运行[File]/[Create/Update]/[Create HDL Design File for Current File]命令，在弹出...
分类：
其他好文 时间：
2014-08-19 18:05:05
阅读次数：
526
Modelsim代码覆盖率功能Codecoverage，能报告出statement（语句）、branch（分支）、condition（条件）、expression（表达）、toggle（信号翻转）、fsm（有限状态机）等多种覆盖率情况。1、编译选项（compileoption）：在Modelsim的...
分类：
其他好文 时间：
2014-08-16 11:07:40
阅读次数：
444
昨晚用modelsim仿真ROM,居然输出的数据全部都是000.这个在以前是没有过的.难道modelsim坏了?我试了一个以前的rom测试文件,居然显示正常.这就怪了.难道2个月没碰就这么生疏了?然后开始找原因.最后看到一个帖子说,如果rom无输出,可能是IP核配置文件的,初始化文件需要使用绝对路径...
分类：
其他好文 时间：
2014-08-10 10:21:00
阅读次数：
409
在网上查找了一些资料来学习，看来看去觉得一篇讲modelsim三种仿真方式的不错，就按着步骤一步步做了，结果可想而知，问题是一个接一个啊，摸索了两天还是有点收获的，且记下。 第一点：操控modelsim的基本方式 1.用户图形界面接口（GUI），在界面也接受命令行输入。（适合菜鸟） 2.DO文件，....
分类：
其他好文 时间：
2014-08-08 01:49:26
阅读次数：
288
详细介绍如何使用Verilog语言在Xilinx Virtex-6开发板上实现线性反馈移位寄存器（LFSR）的硬件逻辑设计，并使用Modelsim完成仿真，用Chipscope进行抓包和板级调试。
分类：
其他好文 时间：
2014-08-01 23:00:52
阅读次数：
521
上一节实现了一个简化的处理器取指电路，需要通过仿真以验证其功能是否正确，直观的仿真思路就是：给出一个时钟信号，上述电路会在每个时钟信号上升沿将取指地址加1，同时从指令存储器中取出一条指令，观察取指地址是否依次递增，同时观察取出的指令是否是存储器中取指地址对应的指令，如果都符合，那么上述取指电路就实现正确。此处涉及到两个问题。
1、如何在指令存储器中存储指令，也就是指令存储器初始化问题。
2、如何给出时钟信号？
本节将分别解答上述问题，在此基础上，使用ModelSim进行仿真。...
分类：
其他好文 时间：
2014-07-22 14:03:04
阅读次数：
444
1. Quartus 中 Modelsim-Altera 设置的问题在Quartus II 13.1中， 需要选定好可执行程序的位置，要注意描述的是路径！而非程序设置结果默认D:\altera\13.1\modelsim_ase\win32aloem，需要在最后加斜线，D:\altera\13.1\...
分类：
其他好文 时间：
2014-07-16 18:35:01
阅读次数：
255
