QuartusII中调用Modelsim的方法，需要在软件中做点设定
分类：
其他好文 时间：
2014-07-22 23:11:54
阅读次数：
327
QuartusII 中使用Modelsim对子程序进行仿真，需要做一定的设定才可以哦
分类：
其他好文 时间：
2014-07-22 23:11:33
阅读次数：
299
TEXTIO 在VHDL 仿真与磁盘文件之间架起了桥梁，使用文本文件扩展VHDL 的仿真功能。本文介绍TEXTIO 程序包，以一个加法器实例说明TEXTIO 的使用方法，最后使用ModelSim 对设计进行仿真，并分析仿真结果。在对VHDL 源程序进行仿真时， 由于有的输入输出关系仅仅靠输入波形.....
分类：
其他好文 时间：
2014-07-09 23:50:52
阅读次数：
580
有二种方式波形文件显示的数值的进制，第一种是直接修改配置文件，第二种是使用do文件时，指定波形的显示进制第一种方法：可以通过修改modelsim安装目录下面的modelsim.ini文件里面的DefaultRadix
值实现; Default radix for all windows and co...
分类：
其他好文 时间：
2014-05-25 18:45:59
阅读次数：
472
【步骤1】在modelsim中输入文件内容如下module tryfact;
function[31:0]factorial; //此处定义函数，[31:0]是返回值的类型或范围，factorial是函数名
input[3:0]operand; //端口说明语句 reg...
分类：
其他好文 时间：
2014-05-25 03:48:34
阅读次数：
303
verilog设计进阶
时间：2014年5月6日星期二
主要收获：
1.自己动手写了第一个verilog程序。
题目：
利用10M的时钟，设计一个单周期形状如下的周期波形。
思考：
最开始的想法是：定义两个计数器进行计数，两个使能标志位分别控制这两个变量。但是这样逻辑又太复杂，网上搜了搜，还是定义一个计数器比较好。
verilog程序：
modulef...
分类：
其他好文 时间：
2014-05-07 08:32:39
阅读次数：
791
仿真软件modelsim中，错误 Error: already declared in this
scope
()在定义这个信号前其它模块接口信号中调用了这个信号，modelsim仿真报错，通过把信号定义挪到调用模块前面问题解决。可能是modelsim有要求，在块里边出现之前，必须先做声明。
分类：
其他好文 时间：
2014-05-06 23:47:22
阅读次数：
482
verilog设计进阶
时间：2014年5月6日星期二
主要收获：
1.学会使用case语句；
2.学会使用随机函数$random。
$random：
1.函数说明：$random函数调用时返回一个32位的随机数，它是一个带符号的整形数。
2.产生0~59之间的随机数的例子：
reg[23:0]rand;
rand={$random}% 60;
3.产生一个在min...
分类：
其他好文 时间：
2014-05-06 21:39:28
阅读次数：
353
可在结束仿真位置添加如下代码：assert false report "Simulation
is finished!" severity Failure;则在Modelsim run -all下自动终止并打印"Simulation is
finished!"。
分类：
其他好文 时间：
2014-05-05 23:41:00
阅读次数：
1045
