1.1课:怎么看原理图之GPIO和门电路 (1)GPIO和门电路:输入输出引脚,三极管,上拉下拉电阻,与或非门等等 (2)协议类接口(双方约定信号的协议，双方满足时序要求) <1>UART: <2>IIC <3>SPI <4>NAND: 怎么设置时序： (1)看2440手册,确定能设置什么参数； ( ...
分类：
其他好文 时间：
2017-03-12 12:52:19
阅读次数：
120
关于USB的上下拉电阻，不是随便接个任意阻值的电阻就ok了。 当你的USB为主设备的时候，D+、D-上分别接一个15K的下拉电阻，这样可以使得在没有设备插入的时候，D+、D-上始终保持低电平；当为从设备接口时，可以通过在上拉电阻来设置不同的传输速率，当D+接一个1.5K上拉电阻，可以工作在高速率模式 ...
分类：
其他好文 时间：
2016-10-08 13:55:27
阅读次数：
138
IO口 数字输入/输出端口有下列特性：□ 每个输入/输出位都可以独立编程。□ 允许任意组合输入、输出。□ P1 和 P2 所有 8 个位都可以分别设置为中断。□ 可以独立操作输入和输出数据寄存器。□ 可以分别设置上拉或下拉电阻。 在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东 ...
分类：
其他好文 时间：
2016-07-20 01:02:41
阅读次数：
193
先讲讲里面的矩阵键盘，矩阵键盘列有下拉电阻，默认全为0000，默认行输入为1111，当有按键按下的时候，列输入会被拉高，这时控制行的输出做行扫描，电子琴用key_flag_r0电平作为使能，这里用key_flag消抖后与键值进行按位与，作为相应按键的判断条件。 module juzhen(input ...
分类：
其他好文 时间：
2016-07-06 20:02:49
阅读次数：
268
新生产的6块板卡，其中1块JTAG下载老是失败。即使更换下载线、机器重启也无济于事。 遂挨个排查原因： 1.首先怀疑TMS、TDS、TDI、TCK的上、下拉电阻有问题。经过观察、并用万用表测量没有发现虚焊、短路的情况。 2.查FPGA供电，IO电压VCC与GND之间的阻值正常；VCC1.2与GND之 ...
分类：
其他好文 时间：
2016-04-06 23:34:39
阅读次数：
813
单片机上拉电阻作用加上拉电阻或下拉电阻就是从电源V+或V-端到集成电路器件输出端加装一个电阻，即直接在器件的输出脚到电源V+或V-端焊接一个电阻即可。1、上拉电阻对器件注入电流，常见的加装目的有两个：（1）提高输出电平。如TTL输出驱动COM的电平匹配，这是非常必要的。（2）加大输出驱动能力，但对于...
分类：
其他好文 时间：
2016-01-21 23:19:02
阅读次数：
200
一、定义：上拉就是将不确定的信号通过一个电阻钳位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出...
分类：
其他好文 时间：
2016-01-21 23:05:27
阅读次数：
250
上拉电阻：1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在CMOS芯...
分类：
其他好文 时间：
2015-10-18 15:33:18
阅读次数：
153
1 什么时候需要上下拉电阻？2 上下拉电阻的阻值如何确定？
分类：
其他好文 时间：
2015-10-09 00:34:41
阅读次数：
185
所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。
这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。
假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无法正确地接...
分类：
其他好文 时间：
2015-08-17 15:38:09
阅读次数：
92
