单向电平转换芯片SN74AVC2T244的使用与验证。 实际验证TDO可正常升压使用，波形正常。TDI，TMS可正常降压使用，波形正常。 TRST，RST均可降压使用，波形正常。 然而还是无法连接JTAG，提示reset hold fail……………… TDO升压使用前后端未有任何上下拉电阻；TMS ...
分类：
其他好文 时间：
2018-07-04 23:41:14
阅读次数：
515
一： 1、浮空输入GPIO_Mode_IN_FLOATING ——浮空输入，可以做KEY识别，RX1 2、带上拉输入GPIO_Mode_IPU——IO内部上拉电阻输入 3、带下拉输入GPIO_Mode_IPD—— IO内部下拉电阻输入 4、模拟输入GPIO_Mode_AIN ——应用ADC模拟输入， ...
分类：
其他好文 时间：
2018-06-27 13:49:37
阅读次数：
183
上拉电阻、下拉电阻的原理和作用 2014-11-11 电子工程专辑 一、应用1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3、5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须加上拉电阻，以提高输出的搞电平值。3 ...
分类：
其他好文 时间：
2018-04-03 17:24:43
阅读次数：
165
1.栅极用低电平驱动PMOS导通（高电平时不导通）；栅极除限流电阻外，更优的设计是，接上拉电阻10-20k到VCC，使栅极控制电平由低变高时，栅极能够更快被拉高，PMOS能够更快更可靠地截止。 2.栅极用高电平驱动NMOS导通（低电平时不导通）；栅极除限流电阻外，更优的设计是，接下拉电阻10-20k ...
分类：
其他好文 时间：
2018-03-11 17:46:16
阅读次数：
190
原文地址点击这里： 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸 ...
分类：
其他好文 时间：
2018-02-04 21:01:58
阅读次数：
155
1.内置基本门 (1)多输入门：and，nand，nor，xor，xnor (2)多输出门：buf，not (3)三态门：bufif0，bufif1，notif0，notif1 (4)上拉、下拉电阻：pullup、pulldown (5)MOS开关：cmos、nmos、pmos、rnmos、rpmo ...
分类：
其他好文 时间：
2018-01-20 11:00:09
阅读次数：
1075
简介 在数字逻辑电路中，一个信号不是0，就是1。正是因为这样，数字电路的设计才简单，可靠。 通常，用电压5v（或者接近5V）代表 on 开状态，代表高电平，对应状态 1。用电压0v （或者接近0v）代表off关状态，代表低电平，对应状态0。 有些开发板是基于3,3V的，因此使用3.3V作为高电平。 ...
分类：
其他好文 时间：
2017-10-16 01:42:32
阅读次数：
185
所谓上。就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源。一般用于时钟信号数据信号等。下拉。就是通过一个电阻将信号接地，一般用于保护信号。 这是依据电路须要设计的，主要目的是为了防止干扰，添加电路的稳定性。 假如没有上拉。时钟和数据信号easy出错，毕竟，CPU的功率有限。带非常 ...
分类：
其他好文 时间：
2017-07-26 18:41:38
阅读次数：
133
之前自己做过一个项目的低功耗大约11ua，那时总结下有几点： 1、外设时钟必须切换为内部时钟； 2、不用的外设全部关闭，要用再开就是了； 3、浮空引脚必须配置为下拉； 4、硬件上的上拉、下拉电阻切记不能随便加，使用到的外围芯片也要注意功耗问题； 5、对进入低功耗有好几种情况可以选择(睡眠、停机、待机 ...
分类：
其他好文 时间：
2017-07-14 13:13:17
阅读次数：
121
stm32GPIO工作模式及用途 1、浮空输入GPIO_IN_FLOATING ——浮空输入，可以做KEY识别，RX1 2、带上拉输入GPIO_IPU——IO内部上拉电阻输入 3、带下拉输入GPIO_IPD—— IO内部下拉电阻输入 4、模拟输入GPIO_AIN ——应用ADC模拟输入，或者低功耗下 ...
分类：
其他好文 时间：
2017-06-09 23:41:50
阅读次数：
252
