计算机里的加减乘除四则运算，最基本的就是加法运算，其余三种运算都可以通过加法运算来实现 I. 半加器 (Half Adder) 考虑一位二进制加法运算，如果不考虑进位的话，我们可以得到如下真值表 A，B表示输入，C（Carry）表示进位，S（Sum）表示结果 可以得到： 用逻辑门来实现： II. 全 ...
分类：
其他好文 时间：
2018-01-21 14:50:16
阅读次数：
386
verilog之四位全加器的编译及仿真（用开源免费的软件——iverilog+GTKWave） 四位全加器的verilog的代码比比皆是，这里上一个比较简单的： /* 4位全加器全加器需要有输入输出，需要有下级向上进位的输入， 需要有向上一位进位的输出。大家看一下，这个模块已经包含全部的输入输出信息 ...
分类：
其他好文 时间：
2017-12-17 18:06:30
阅读次数：
364
1、在使用verilog描述电路时，既可以进行行为级的描述，也可以进行结构级的描述。 ①行为级描述：侧重对模块行为功能的抽象描述。 ②结构级描述：侧重对模块内部结构实现的具体描述。 2、行为级描述 ①描述体的组成 ※由多个并行运行的过程块组成。 ※过程块由过程语句（initial和always）和块 ...
分类：
其他好文 时间：
2017-09-09 10:52:19
阅读次数：
370
先用C++随便声明一个bit结构体： 一位与一位的加法称为半加器，因为不考虑后面的进位加进来： 可以得到两位：一个加法位（原位）和进位。 如果考虑进位也要加进来，称为全加器，实际上是三个单bit加运算： 全加器是两个半加器和一个或门的结合。 将两个二进制数每个位都用全加器计算一下，并联结起来，便得到 ...
分类：
其他好文 时间：
2017-03-12 14:55:49
阅读次数：
155
加法机一、全加器在上图中，A和B分别是来自被加数和加数的一个比特，它们正好在同一列上；Ci是来自右边一列的进位；Co是本列产生的进位；S是本列的“和”。全加器的复杂之处在于，当它被连接到一个电路中的时候，不知道A、B和Ci将会是什么，它们是0还是1。所以，根据实际的情况..
分类：
其他好文 时间：
2017-03-05 16:42:53
阅读次数：
134
6、交通灯实现代码 module light(clk,set,chan,light,out); input clk,set,chan; output reg[1:0] light; output reg[3:0] out; always@(posedge clk or posedge chan or... ...
分类：
其他好文 时间：
2017-02-16 01:37:49
阅读次数：
428
这篇的重点是讲解如何使用多文件工程。伴随着学习的深入，编写的代码量会变得越来越大，尤其是当工程中有相互调用的模块关系的时候，如果还使用一个文件描述整个工程，就会使得文件变得非常的长而且难以查阅。 这篇新建一个名为 add4 的工程，目标是设计一个由四个一位全加器构成的四位加法器。在 verilog ...
分类：
其他好文 时间：
2015-12-02 20:38:48
阅读次数：
607
1、一位加法器又叫一位全加器（一位全加器是加法运算的基础）一位全加器真值表：XiYiCi-1SiCi0000000110010100110110010101011100111111一位全加器原理图：***************************************************...
分类：
其他好文 时间：
2015-10-17 14:45:03
阅读次数：
702
1、为什么计算机用二进制，因为计算机内都是数字电路，只有1和0两种状态，所以，用二进制。2、计算机是用全加器，来进行两个bit的加法； (1)半加器：只进行加，不进位。如下图，A、B是输入加数，S是输出，C是进位。 （2）全加器：除本位两个数相加wait，还加上从低位来的进位。 3、...
分类：
其他好文 时间：
2015-02-04 14:23:41
阅读次数：
123
自己动手制作一台四位计算机
你是否想过，计算机为什么会加减乘除？或者更直接一点，计算机的原理到底是什么？
一、什么是二进制？
首先，从最简单的讲起。
计算机内部采用二进制，每一个数位只有两种可能”0″和”1″，运算规则是”逢二进一”。举例来说，有两个位A和B，它们相加的结果只可能有四种。
这张表就叫做”真值表”（truth table），其中的sum表示”和位”，carry表示”进...
分类：
其他好文 时间：
2015-01-22 09:32:50
阅读次数：
389
