/*4位全加器全加器需要有输入输出，需要有下级向上进位的输入，需要有向上一位进位的输出。大家看一下，这个模块已经包含全部的输入输出信息。大家都知道，N位加法器得出来的出来的和最多是N+1位因此可以清晰从下面代码中看到相关信息。然后assign用的是阻塞赋值。相加即满足相关的需求。*/module a...
分类：
其他好文 时间：
2015-01-07 20:47:56
阅读次数：
255
基本单元：全加器假设全加器的延迟是1，占用的面积也是1。 行波进位加法器（Ripple Carry Adder）结构类似于我们拿笔在纸上做加法的方法。从最低位开始做加法，将进位结果送到下一级做和。由于本级的求和需要等待前一级的进位结果才可以得到，所以对于两个N-bit的求和。即使有N个一位...
分类：
其他好文 时间：
2014-09-17 21:47:02
阅读次数：
255
