码迷,mamicode.com
首页 >  
搜索关键字:晶振    ( 281个结果
晶振接法
对于无源贴片晶振而言,有四脚贴片晶振和两脚贴片晶振之分,例如相同体积3.2*2.5mm的无源贴片晶振有四脚和两脚,但是他们的属性都是无源的.对于刚使用四脚无源贴片晶振的工程师来讲,可能对脚位不是太清楚。 无源贴片晶振一个脚 位有一点缺口,是的,从这个缺口开始,顺时针数,就可以清楚的分辨出脚1,2,3 ...
分类:其他好文   时间:2020-02-26 18:39:37    阅读次数:54
LPC2138微控制器之定时器、看门狗、VIC实例
本实例使用LPC2138微控制器,Keil+Proteus模拟实现。 本实例使用定时器计数,当计数值到达时触发定时器中断,在定时器中断程序中喂狗,涉及模块包括晶振、PLL、定时器、看门狗和VIC。 每次喂狗的同时,将P0.1 GPIO输出电平取反,外接一个LED灯作为Active信号灯。 直接贴代码 ...
分类:其他好文   时间:2020-02-21 11:23:57    阅读次数:133
单片机的时钟
http://www.easy-key.com/home/article/news_details/aid/5718 我们先来理解几个比较重要的概念:时间周期、指令周期、机器周期,以及系统时钟的工作原理。 时钟周期: 时钟周期也叫振荡周期或晶振周期,即晶振的单位时间发出的脉冲数,一般有外部的振晶产生 ...
分类:其他好文   时间:2020-02-14 11:12:41    阅读次数:80
FPGA时钟问题——Jitter与Skew
skew通常是时钟相位上的不确定,而jitter是指时钟频率上的不确定。造成skew和jitter的原因很多。 由于时钟源到达不同寄存器所经历路径的驱动和负载的不同,时钟边沿的位置有所差异,因此就带来了skew。 而由于晶振本身稳定性,电源以及温度变化等原因造成了时钟频率的变化,就是jitter。 ...
分类:其他好文   时间:2020-02-01 21:37:00    阅读次数:119
Arduino各开发板的比较
https://www.arduino.cn/thread-42417-1-1.html 源地址 一、UNO/UNO r3 Arduino / Genuino Uno是基于ATmega328P的单片机开发板。它有14个数字输入/输出引脚(其中6个可用作PWM输出),6个模拟输入脚,16 MHz晶振, ...
分类:其他好文   时间:2019-12-28 22:37:26    阅读次数:219
第10课.掌握ARM芯片时钟体系
1.整体框图 === 系统框图 时钟框图 解析: 晶振(OSC)和输入时钟(EXTCLK)通过选择器(OM[3:2])选择时钟源 选择器把选出的频率传到MPLL和UPLL通过对PLL的设置选择输出多高的频率MPLL得到FCLK FCLK被HDIV分频后得到HCLK;被PDIV分频后得到PCLK 时钟 ...
分类:其他好文   时间:2019-12-26 11:29:07    阅读次数:87
晶振和它的两只电容“小伙伴”
首先大致了解一下晶振: 晶振一般叫做晶体谐振器,是一种机电器件,是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上引线做成。这种晶体有一个很重要的特性,如果给他通电,他就会产生机械振荡,反之,如果给他机械力,他又会产生电,这种特性叫机电效应。他们有一个很重要的特点,其振荡频率与他们的形状,材料,切 ...
分类:其他好文   时间:2019-12-19 23:21:46    阅读次数:96
STM32CubeIDE+FreeRTOS软件定时器实验
软件定时器实验是在 FreeRTOS 中创建了两个软件定时器,其中一个软件定时器是单次模式, 5000 个 tick 调用一次回调函数,另一个软件定时器是周期模式, 1000 个 tick 调用一次回调函数,在回调函数中输出相关信息,。 创建工程RTOS_Timer, 配置HCLK,使用内部晶振,频 ...
分类:其他好文   时间:2019-12-12 13:10:27    阅读次数:188
使用Altium Designer 软件生成PCB文件
使用AltiumDesigner软件生成PCB文件过程,点击Design→“updatePCBDocument”,此过程比较复杂,主要分以下8大步骤完成。  1、点击菜单栏左侧的放大镜按钮。会在最小系统1.PcbDoc中出现生成的PCB文件,把整个电路图选中,并拖到网格合适区域,点击delete键删掉浮层;  2、摆放元件。注意晶振要尽量靠近单片机,如果前面画上拉电阻的元件库时没有选择edit
分类:其他好文   时间:2019-12-11 21:09:10    阅读次数:188
飞思卡尔芯片时钟分析
内核时钟(系统时钟)=外部时钟(50M晶振频率)/ (pll_prdiv+1)*(pll_vdiv+24); MCG=PLL, core = MCG, bus = MCG/2, FlexBus = MCG/3, Flash clock= MCG/8 https://blog.csdn.net/hcx ...
分类:其他好文   时间:2019-11-20 23:18:09    阅读次数:146
281条   上一页 1 2 3 4 5 ... 29 下一页
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!