1. 概述 采用Xilinx HLS快速实现的部分并行，全流水的LDPC译码器。 环境：Vivado HLS 2018.2 码字：IEEE 802.16e 2/3A 算法：Min-Sum Algorithm 代码：https://github.com/cea-wind/hls_ldpc_dec/ 器 ...
分类：
其他好文 时间：
2018-10-15 12:17:19
阅读次数：
167
一、HDB3译码方案一：插入V/B的情况是有两种，两个或三个零两端同极性，也就是要把代码二进制表示的“+1 0 0 0 +1”或“-1 0 0 0 -1”变成“1 0 0 0”，把“+1 0 0 +1”或“-1 0 0 -1”变成“0 0 0 0”，最后再把两位二进制表示的+1和-1都变成‘1’，两... ...
分类：
数据库 时间：
2018-07-26 21:24:24
阅读次数：
223
注：armsoc.pdf 一个CPU的基本组成单元有：控制器、译码器、欲取器、寄存器、ALU运算器。 RISC：精简指令集，代表为ARM（Advanced RISC Machine） CISC：复杂指令集，代表为X86（因特尔） 精简指令集，指令长度固定，指令集较小，功能较为简单 CPU也称SOC， ...
分类：
其他好文 时间：
2018-07-21 00:50:53
阅读次数：
220
从一开始作为影响力巨大的卷积码的译码方法，到现在维特比译码器已经成为工程系统和各领域中应用最广泛的算法之一。现代磁盘驱动器通过PRML技术来加速访问；语音识别系统，自然语言系统，以及各种通信网络使用此方法或其变种。 ...
分类：
其他好文 时间：
2018-06-28 22:52:47
阅读次数：
273
Verilog入门书籍大家都是推荐《Verilog HDL数字设计与综合》（书1），但这本书比较薄，里面的内容读起来比较生涩，好比骨头没有肉，所以还是推荐《Verilog HDL数字设计与建模》（书2）这本书里面有大量的例子，数字IC设计通用的一些结构比如数据选择器，编码译码器，还配有相应的电路，这 ...
分类：
其他好文 时间：
2018-06-15 21:43:27
阅读次数：
305
半导体存储器的读写时间一般在十几至几百毫微秒之间，其芯片集成度高，体积小，片内含有译码器和寄存器等电路。常用的半导体存储器芯片有多字一位片和多字多位片，如16M位容量的芯片可以有16M×1位和4M×4位等种类。 一、存储容量的扩展 目前单片存储芯片的容量总是有限的，它在字数或字长方面与实际存储器的要 ...
分类：
其他好文 时间：
2018-05-27 13:50:51
阅读次数：
507
###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频器、定时器、移位寄存器 ###### 【该随笔部分内容转载自小梅哥】 ######### 组合逻辑： 多路选择器、加法器、译码器、乘法器 时序逻辑： 计数器、分频 ...
分类：
其他好文 时间：
2018-05-21 12:32:51
阅读次数：
273
AT2100是一种便于使用的内部集成了译码器的智能步进电机驱动器。其输出驱动能力达到32V ±2.5A，最高支持16细分，同时支持插补细分工作功能。AT2100支持电压衰减，使其完全静音工作，同时支持混合电流衰减，提供高扭矩输出； 译码器是AT2100易于实施的关键。通过STEP简单的输入一个脉冲就 ...
分类：
其他好文 时间：
2018-05-19 16:57:13
阅读次数：
202
HR4982是一种便于使用的内部集成了译码器的微特步进电机驱动器。其设计为能使双极步进电机以全、1/8、1/16和1/128步进模式工作。步进模式由逻辑输入MSx选择。输出驱动能力达到35V和±2A。HR4982包含一个工作在慢衰或混合衰减模式的固定关闭时间的流调节器。 译码器是HR4982易于实施 ...
分类：
其他好文 时间：
2018-04-28 15:47:50
阅读次数：
138
基于FPGA的LDPC编译码器说明文档 该FPGA设计实现的是一个LDPC码编译码器，采用的是并行输入与并行输出。设计主要分为两个模块：1.LDPC码编码器；2.LDPC码译码器。实现的功能：并行输入4位信息序列，经过编码器后获得12位编码后序列，然后经过译码器译码还原出原始的4位信息序列。LDPC... ...
分类：
其他好文 时间：
2018-02-25 14:30:00
阅读次数：
205
