时间：2016.10.27 前言：我们知道vivado软件是用于xilinx的7系列及以上器件的FPGA开发工具。 随着版本的不断更新，也变得越来越庞大、臃肿！ 正经的下载出处当然是xilinx官网。 可是，普通网页下载外国网站资源的速度实在不堪入目。 目前，典型的方法是寻找网盘链接。 不过现阶段国 ...
分类：
其他好文 时间：
2016-10-28 03:24:26
阅读次数：
571
1.概念 linux设备树是用于描述硬件及部分启动指令的文件，由bootloader传递给内核， 内核分析此文件而对硬件使用不同的参数。 比如两块开发板仅仅是内存容量不一样，那么就只需要修改设备树中对内存容量的描述即可， 而不需要重新编译内核。 与设备树相关的文件有如下几种： DTS(device ...
分类：
系统相关 时间：
2016-10-26 00:18:07
阅读次数：
334
1.yocto中的概念 1.1 metadata set 即为元数据，系统以分层的方式区别元数据。 1.2 swabber 检测主机系统是否正常的机制。 1.3 application development toolkit(ADT) 一套开发工具链 1.4 autoBuilder 一个能够不断自动 ...
分类：
其他好文 时间：
2016-10-24 23:26:23
阅读次数：
281
最近在使用Xilinx FPGA验证项目，使用DCM将50M晶振分频得到20M时钟。但是下载代码到板子上验证，发现板子完全不工作。 然后 测量时钟，发现根本就没有20M时钟。查找资料，以及跟以前项目对比，DCM的使用没有错误。 项目中DCM的使用如下： DCM u_dcm_20m( .CLKIN ( ...
分类：
其他好文 时间：
2016-10-22 07:07:34
阅读次数：
397
工作一年，整理下手头做过的东西，分享出来，希望能帮到大家。 嵌入式方面，主要集中在Xilinx家的器件上，ZYNQ居多。Linux相关的就不贴了，网上的资料太多，xilinx-wiki上资料都是比较全的。bare-metal裸机版本在功耗上有一定优势，在较低时钟速率运行时，整板功耗控制在2W以内完全 ...
分类：
其他好文 时间：
2016-10-21 13:51:23
阅读次数：
214
前言 在编译xilinx的uboot的时候出现了一个问题，始终报错：“strip: Unable to recognise the format of the input file `gen_eth_addr'” 1 分析 一般对于编译链接命令出现这样的错误，都是因为目标文件和命令的编译环境不一样导 ...
分类：
其他好文 时间：
2016-10-21 07:43:59
阅读次数：
1222
逻辑单元在FPGA内部，是用于完成用户逻辑的最小单元 逻辑单元在ALTERA叫作(Logic Element, LE ) LE, 在XILINX里叫做LC(LOGIC CELL) a) 逻辑单元在FPGA内部，用于完成用户逻辑的最小单元。一个逻辑阵列包含16个逻辑单元以及一些其他资源，在一个逻辑阵列 ...
分类：
其他好文 时间：
2016-09-21 01:40:59
阅读次数：
480
FIR仿真教程__Altera FIR 乘着前面写了一个FFT的操作教程，那么趁热把自己做的FIR也顺便写个教程回顾一下，方便以后使用，因为上家公司使用的是Altera的器件，同样这次仿真也就使用Altera 的IP直接进行演示，后期有时间再弄弄Xilinx的。O(∩_∩)O~ 1 FIR的原理 F ...
分类：
其他好文 时间：
2016-09-18 22:14:49
阅读次数：
232
操作系统：Ubuntu 16.04 LTS 应用软件：Vivado 2016.2 + petalinux 2016.2 参考官方应用手册：ug1144-petalinux-tools-reference-guide.pdf 1、软件安装 1.1 基础软件安装 在安装应用软件前，需要为zynq开发环境 ...
分类：
系统相关 时间：
2016-09-07 19:23:13
阅读次数：
439
之前最常用的一个attribute就是mark_debug了，语法如下：(*mark_debug="ture"*)。 今天又学到几个新的，原文在这里：http://china.xilinx.com/support/answers/54357.html 一、PARALLEL_CASE (Verilog ...
分类：
其他好文 时间：
2016-08-21 19:56:19
阅读次数：
655
