下面一段地址bing_search_rstudio_url = "http://cn.bing.com/search?q=rstudio&qs=AS&pq=rst&sc=8-3&sp=1&cvid=61252d92243847ca8025403c36db6f1c&FORM=QBLH"表单参数提取（与...
分类：
其他好文 时间：
2015-03-03 21:55:31
阅读次数：
162
Dim table_Name$Sub JugeData()Dim i%, Cnum%, dt$, arry1 () As String, arry2 () As String, arry3 () As String, cnn As Object, rst As Objectcdt = Format(...
分类：
数据库 时间：
2015-02-06 18:33:36
阅读次数：
233
1 always@(posedge spi_clk or negedge spiclk_rst_n) 2 begin 3 if(~spiclk_rst_n) 4 arbiter2cache_ack_r <=1'b0; 5 else if(cache_req_sclk && ...
分类：
其他好文 时间：
2015-02-04 14:19:48
阅读次数：
103
在TCP层，有个FLAGS字段，这个字段有以下几个标识：SYN, FIN, ACK, PSH, RST, URG.其中，对我们日常分析有用的就是前五个字段。它们的含义分别是：SYN标识建立连接FIN表示响应ACK表示响应PSH表示有DATA数据传输RST表示连接重置其中，ACK是可能与SYN，FIN...
分类：
其他好文 时间：
2015-01-28 17:22:14
阅读次数：
284
丑死人了，写了些东西，看今天是周末，就闲得打包上传到PyPI上，打包时反复测试，提示到没有README.rst, 就将原来的Readme.md 该为这个名了，结果上传上去，打开一看，天啊。一直很常见rst文件，得没怎么研究过，赶紧脑补。 该文章转载于： http://blog.useasp....
分类：
其他好文 时间：
2015-01-25 18:12:11
阅读次数：
196
前几天写verilog的时候遇到这个问题，以前没有注意到这个问题，真是不应该！举例：贴一段很简单的代码module async(clk,rst_n,out);input clk,rst_n;output[7:0] out;reg[7:0] out;//asyncalways @(posedge cl...
分类：
其他好文 时间：
2015-01-20 23:40:11
阅读次数：
285
发布《Linux工具快速教程》
阶段性的完成了这本书开源书籍，发布出来给有需要的朋友，同时也欢迎更多的朋友加入进来，完善这本书；
本书Github地址：https://github.com/me115/linuxtools_rst
在线阅读
缘起
Linux下有很多命令行工具供我们使用，每个工具总是提供了大量参数供我们选择；
实际工作中，我们用到的工具，最常用的总是那么几个参数...
分类：
系统相关 时间：
2015-01-14 12:53:13
阅读次数：
178
写verilog 好多时候，应该知道自己写的代码电路结构是什么样子， 下面分析一下：
module tb(
input clk,
input rst_n,
input de,
output [11: 0] cntx
);
reg [11: 0] cntx;
always @(posedge clk or negedge rst_n)
...
分类：
其他好文 时间：
2015-01-14 12:48:44
阅读次数：
144
发布《Linux工具快速教程》阶段性的完成了这本书开源书籍，发布出来给有需要的朋友，同时也欢迎更多的朋友加入进来，完善这本书； 本书Github地址：https://github.com/me115/linuxtools_rst在线阅读缘起Linux下有很多命令行工具供我们使用，每个工具总是提供了大...
分类：
系统相关 时间：
2015-01-14 07:26:12
阅读次数：
146
注：以下流程均在Promini328P上进行。1、在第一块板子上上传示例中的ArduinoISP程序，该板子成为板子A；2、等待烧录bootloader的板子成为板子B；3、板子A的引脚pin10连接板子B的RST，然后板子A的引脚PIN11，12，13分别连接板子B的PIN11，12，13,给板子B上电。4、ArduinoIDE的菜..
分类：
其他好文 时间：
2015-01-14 00:59:55
阅读次数：
800
