74HC595——具有三态输出锁存功能的8位串行输入、串行/并行输出移位寄存器本文翻译自NXP的74HC595的datasheet74HC595和74HCT595是带有存储寄存器和三态输出的8位串行移位寄存器，移位寄存器和存储寄存器有各自的时钟。每当移位寄存器输入时钟SHCP上升沿来临之时，数据被移...
分类：
其他好文 时间：
2014-07-19 09:26:06
阅读次数：
198
本发明公开了一种基于uCos‐II操作系统和lwIP协议栈的IEEE‐1588主站以及应用于电力系统的支持IEEE‐1588协议的主时钟（IEEE‐1588主站）的实现方法。该方法是在一个低成本的硬件平台上，借助uCos‐II操作系统和TCP/IP的协议栈，对以太网数据进行了分类处理，实现了在同一个...
分类：
其他好文 时间：
2014-07-18 22:05:27
阅读次数：
741
$ dmesg | grep clock
[0.000000] OMAP clocksource: GPTIMER1 at 24000000 Hz
[0.000000] sched_clock: 32 bits at 24MHz, resolution 41ns, wraps every 178956ms...
分类：
系统相关 时间：
2014-07-18 16:39:51
阅读次数：
449
北斗卫星授时仪（北斗时钟同步系统）在计算机网络系统的应用
分类：
其他好文 时间：
2014-07-18 11:39:37
阅读次数：
252
需求：混合应用UIWebView打开html后，UIWebView有左右滚动条，要去掉左右滚动效果； 方法：通过js截获UIWebView中的html，然后修改html标签内容； 实例代码： 服务器端htmlJava代码网曝四川省一考场时钟慢半小时老师称这就是命网曝四川省一考场时钟慢半小时老师称这就...
分类：
移动开发 时间：
2014-07-17 23:02:33
阅读次数：
287
FPGA 设计中的流量，时滞，时序
流量：每个时钟周期能够传输的数据位。
时滞：数据从输入到输出需要经历的时钟周期；
时序：两个元件之间的最大延迟，他决定系统的最高时钟速度。
1 采用流水线可以提高 流量；
例如计算X^3,迭代结构
流水线：
此时
流量=8/1
时滞=3
时序=乘法器延迟
2 如果要求低时滞则可以去掉寄存器
3 降低时序，提高...
分类：
其他好文 时间：
2014-07-17 16:31:57
阅读次数：
202
时钟同步功能简介：在Windows系统中，时钟同步是通过Windows Time服务(W32Time)完成的。W32Time通过NTP(Network Time Protocol)协议访问目标时钟同步服务器的123端口进行时间同步。服务器的地址可以在“时间与日期”设置窗口的“Internet Tim...
分类：
其他好文 时间：
2014-07-16 19:17:03
阅读次数：
201
基于FPGA的可显示数字时钟，设计思路为自底向上，包括三个子模块：时钟模块，进制转换模块，led显示模块。所用到的FPGA晶振频率为50Mhz，首先利用它得到1hz的时钟然后然后得到时钟模块，把时钟模块输出的时、分、秒输入到进制转换模块后得到十进制的值再输入到led显示模块，该工程已经在FPGA开发板上亲测可用。...
分类：
其他好文 时间：
2014-07-15 13:08:35
阅读次数：
335
