Solution ID: fb83262Last Modified: May 17, 2013Product Category: Intellectual PropertyProduct Area: Comm, Interface & PeripheralsProduct Sub-area: IP ...
任务、函数的定义和调用都包括在一个module的内部，他们一般用于行为级建模，在编写Testbench时用的较多，而在写可综合的代码时要少用。
function的定义：
function
行为语句；
endfunction
定义function时，要注意以下几点：
(1): function定义结构不能出现在任意一...
分类：
其他好文 时间：
2014-09-05 16:20:31
阅读次数：
229
verilog设计进阶
时间：2014年5月6日星期二
主要收获：
1.自己动手写了第一个verilog程序。
题目：
利用10M的时钟，设计一个单周期形状如下的周期波形。
思考：
最开始的想法是：定义两个计数器进行计数，两个使能标志位分别控制这两个变量。但是这样逻辑又太复杂，网上搜了搜，还是定义一个计数器比较好。
verilog程序：
modulef...
分类：
其他好文 时间：
2014-05-07 08:32:39
阅读次数：
791
verilog设计进阶
时间：2014年5月6日星期二
主要收获：
1.学会使用case语句；
2.学会使用随机函数$random。
$random：
1.函数说明：$random函数调用时返回一个32位的随机数，它是一个带符号的整形数。
2.产生0~59之间的随机数的例子：
reg[23:0]rand;
rand={$random}% 60;
3.产生一个在min...
分类：
其他好文 时间：
2014-05-06 21:39:28
阅读次数：
353
可在结束仿真位置添加如下代码：assert false report "Simulation
is finished!" severity Failure;则在Modelsim run -all下自动终止并打印"Simulation is
finished!"。
分类：
其他好文 时间：
2014-05-05 23:41:00
阅读次数：
1045
VHDL与Verilog硬件描述语言在数字电路的设计中使用的非常普遍，无论是哪种语言，仿真都是必不可少的。而且随着设计复杂度的提高，仿真工具的重要性就越来越凸显出来。在一些小的设计中，用TestBench来进行仿真是一个很不错的选择。VHDL与Verilog语言的语法规则不同，它们的TestBe.....
分类：
其他好文 时间：
2014-05-01 10:15:20
阅读次数：
382
