1. 基本的约束方法为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径为：输入路径（Input Path），使用输入约束寄存器到寄存器路径（Register-to-Register Path），使用周期约束输出路径（Output Path），使用输出约束具体的异常路径（P...
分类：
其他好文 时间：
2014-09-14 20:38:57
阅读次数：
265
写这篇东西，主要还是要发泄心中之不爽，毕竟debug不出来很影响食欲和心情，也没心情陪妹纸了。...
分类：
其他好文 时间：
2014-09-07 23:52:16
阅读次数：
531
本部分内容参考ug612 《Timing Closure User Guide 》，主要是对第二章内容的整理和翻译。 在一个有效的设计中，生成工具必须要了解每一条路径上的时序约束。时序需求可以被分为几个大类，最通用的类型包括： ?Input paths ? Register-to-register ...
分类：
其他好文 时间：
2014-08-29 00:04:46
阅读次数：
422
1 好的时序约束可以指导布局布线工具进行权衡，获得最优的器件性能，使设计代码最大可能的反映设计者的设计意图。
2 TimeQuest 是Altera 在6.0 版的软件中加入的具备ASIC 设计风格的静态时序分析（STA）工具。采用Synopsys Design Constraints（SDC）文件格式作为时序约束输入.
3 TimeQuest所做的就是建立时间和保持时间的检查。对于异步信...
分类：
其他好文 时间：
2014-08-04 17:56:47
阅读次数：
229
