0.STM32F103上测试 1. 0）时钟分配图 1）定时器的时钟不是直接来自于APB1或APB2，而来自其上面的倍频器 2）APB1不但要为TIM2~7提供时钟，而且还要为其它外设提供时钟。设置这个倍频器可以在保证其它外设使用较低时钟频率时 3.代码：使PG14，每隔一秒闪烁1次 ...
分类：
其他好文 时间：
2016-04-12 00:13:48
阅读次数：
278
时钟两种能够提供时钟的方式：1） 晶振2） PLL（也就是锁相环）：通用PLL需啊一个晶振，和对晶体特定频率分频或倍频的锁相环电路。 学习ARM9时钟的四步：1） 晶振：12MHZ2） 有多少个PLL：两个，MPLL和UPLL3） PLL产生了哪些时钟：MPLL：FCLK HCLK PCLKUPLL...
分类：
其他好文 时间：
2016-03-08 23:25:22
阅读次数：
125
CPU(处理器)：电脑的大脑品牌：Intel [性能] Core(酷睿) > Pentium(奔腾) > Celeron(赛扬)AMD [性能] Athlon(速龙) > Semporn(闪龙)赛扬)指标：主频 主时钟频率 主频 = 外频X倍频系数越高越好 3.0GHZ > 2.4GHZFSB前端总
分类：
其他好文 时间：
2016-01-31 02:41:41
阅读次数：
175
一锁相环和CPU时钟。CPU时钟=锁相环0输出/CPU时钟配置寄存器的预分频值即：Fcpu=Fcco/CCLKCFG+1。锁相环可以把外部时钟倍频到较高频率，PLL0输出频率是:Fcco = (2xMxFin)/N;M=MSEL0+1，N=NSEL0+1。MSEL0和NSEL0分别是PLL0CFG_...
分类：
其他好文 时间：
2016-01-04 19:54:07
阅读次数：
963
PLL实际上是一负反馈系统，其作用是使得电路上的时钟和某一外部时钟的相位同步pll锁相环有三部分组成：鉴相器PD、环路滤波器LF和压控振荡器VCO原理：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。PD，的作用是检测输入信号和输出信号的相位差LF，将转换后的电压进行滤波形成控制电压.倍频：...
分类：
其他好文 时间：
2016-01-01 14:58:15
阅读次数：
169
最近在树莓派2上折腾视频，用来做FPV，但是发现2.4G的控会严重干扰2.4G WIFI，在开控的时候我的台式机+外置USB网卡都频频掉线。考虑了一下，5.8G的频段虽然相对2.4G穿透能力更低，但是现阶段5.8G更干净，并且5.8G与2.4G没有倍频关系，不容易互相干扰（1.2G的图传就会干扰2....
分类：
Web程序 时间：
2015-11-25 15:03:59
阅读次数：
195
单线程（Thread）与多线程的区别(一)首先了解一下cpu： 随着主频（cpu内核工作时钟频率，表示在CPU内数字脉冲信号震荡的速度，等于外频（系统基本时间）乘倍频）的不断攀升，X86构架的硬件逐渐成为瓶颈，最高为4G,事实上目前3.6G主频的CPU已经接近顶峰。 多线程编程的目的,就是"最大限度...
分类：
编程语言 时间：
2015-11-05 15:02:38
阅读次数：
241
在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。其实是四个时钟源，如下图所示（灰蓝色），PLL是由锁相环电路倍频得到PLL时钟。 ①、HSI是高速内部时钟，RC振荡器，频率为8MHz。 ②、HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~.....
分类：
其他好文 时间：
2015-10-08 22:45:27
阅读次数：
263
1、在simulink中使用Xilinx器件需要添加System Generator，定义全局时钟。（若有器件想使用倍频时钟如何处理？） 2、subsystem的颜色可由用户定义，以区分不同功能的模块。 3、Library Browser内的器件更全面，可以导入其它软件的模块。 4、如图位...
分类：
其他好文 时间：
2015-05-27 12:05:40
阅读次数：
129
LPC1768的时钟源可以来自三个：
1）内部RC振荡器
内部振荡器可看作看门狗定时器的时钟源，也可作PLL0和cpu的时钟源，但是无法作为usb的时钟源，因为精度达不到。而且如果CAN波特率高于100kb/s，则也不适用了。在系统上电时，LPC1768都使用内部振荡器，直到软件将其切换为另一种可用的时钟源。
2）主振荡器
主振荡器可作为CPU的时钟源，需要通过分频和倍频进行配置使用。基本...
分类：
其他好文 时间：
2015-05-18 23:10:54
阅读次数：
1009
