注明出处：http://www.cnblogs.com/einstein-2014731/p/5650943.html Cadence用起来比AltiumDesigner要麻烦些，但是也更开放，更灵活，使用习惯了是个不错的选择。 用Allegro画PCB中添加汉字的方法在网上找的，总结了下。 1、安 ...
分类：
其他好文 时间：
2016-07-07 19:05:49
阅读次数：
622
需求说明：Candence基本知识
内容 ：从原理图到PCB具体步骤
来自 ：时间的诗
来自：http://blog.163.com/tracy_zhangblog/blog/static/1938540202011117103433500/
一．原理图
1．建立工程
与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始...
分类：
其他好文 时间：
2016-07-02 10:33:36
阅读次数：
6036
第01讲 Allegro常用组件介绍 视频链接：http://v.qq.com/boke/page/x/0/t/x01971bp44t.html 02-Cadence OrCAD原理图篇 视频链接：http://v.qq.com/page/d/2/4/d0193vi0i24.html ...
分类：
其他好文 时间：
2016-06-18 23:47:58
阅读次数：
195
假设现有一组Sigma-Delta ADC输出序列，下面将介绍两种计算出相应SNR的方法。其中由cadence导出数据的CIW窗口命令为：ocPrint(?output "输出目录/输出文件名" v("/保存的电路节点" ?resultsDir "cadence仿真数据目录/psf" ?result ...
分类：
其他好文 时间：
2016-06-11 17:26:57
阅读次数：
389
先添加wire net alias,ctrl+鼠标拖动,net alias自动递增,最后再添加bus net alias. ...
分类：
其他好文 时间：
2016-04-18 13:38:03
阅读次数：
131
Allegro生成Gerber数据时，默认会保存在与pcb文件相同目录路径下，Gerber数据本身就会生成好几个文件，然后与pcb文件，log文件，临时文件等混杂在一起，不易整理打包Gerber数据，更好地做法是将Gerber数据生成到指定目录，提交给板厂时直接zip一压缩即可，不会遗漏也不会出错。 ...
分类：
其他好文 时间：
2016-03-27 01:29:21
阅读次数：
196
1. 摘要 按照Cadence16.60，每次启动该软件，总弹出提示窗口，内如大致为：Orcad Capture license was not found...。 2. 解决方法 参考此链接：http://www.dabu.info/solve_the_error_prompted_the_not
分类：
其他好文 时间：
2016-02-14 10:24:51
阅读次数：
3091
CADENAS产品： Cadence Specman.Elite.V5.0.Linux64-ISO 1CDCadence Virtual.Component.CO-Design.v2.2-ISO 1CD(虚拟元件协同设计,VCC) InnovEDA产品:InnovEDA HyperLynx 6.0(
分类：
其他好文 时间：
2016-01-28 18:44:07
阅读次数：
219
大家进行芯片验证时，一般都会遇到仿真速度很慢、效率不高的问题。目前发现了一个方法可以debug上述问题。即，利用NC的profiler工具。关于profiler工具，我把文档《Cadence® NC-Verilog® Simulator Help》中的原文贴出来：The pro?ler is a t...
分类：
其他好文 时间：
2016-01-22 13:29:00
阅读次数：
182
