cadence中封装制作完成后必须包含的元素：1. 引脚。2. 零件外形，轮廓线。package geometry->silkscreen_top, assembly_top。3. 参考编号。layout->label->refdes.4. place_bound放置安装区。psm文件为元件封装数据...
分类：
其他好文 时间：
2015-12-23 14:16:13
阅读次数：
125
2000年, Verisity Design（现在的Cadence Design System公司）引进了Verification Advisor（vAdvisor）采用了e语言，包含了激励的产生，自动比对的策略，覆盖率模型。e语言是面向对象语言，这是业界开始使用面向对象语言进行测试平台的建立。 2...
分类：
其他好文 时间：
2015-11-23 00:45:48
阅读次数：
176
PADS_AD_Cadence转换 软件版本：PADS的版本是PADS9.5，Altium designer的版本是Altium designer winter 09 PADS和AD的转换 PADS的PCB转换为AD9的PCB: 打开powerlayout的PCB后缀文件，导出为asc，格式为5.0...
分类：
其他好文 时间：
2015-10-25 17:59:32
阅读次数：
499
一、PSpice 的工作流程二、PSpice A/D基本分析内容在选择分析方法前需要绘制电路原理图， OrCAD 统一由 Capture 窗口进行输入和调 用 PSpice 分析。在使用 PSpice 时绘制原理图应该注意的地方。1、 新建 Project 时应选择 Analog or Mixed-...
分类：
其他好文 时间：
2015-10-21 19:21:21
阅读次数：
646
Over the next months I intend on writing a series of posts about the (many) extensibility points from WCF (up to .NET Framework 4.0). The cadence should be around one new post every 1-2 weeks (depe...
分类：
其他好文 时间：
2015-10-16 10:17:01
阅读次数：
287
本文是记录项目过程中遇到的奇巧淫技，如有遗漏或者不足，请大家改正和补充，谢谢。随着深亚微米技术的普及与发展，leakage功耗在整个功耗中的比重越来越大，比如45nm下，已经占到了60%以上，所以低功耗解决方案应运而生。目前已经有一套标准的低功耗设计流程，流程有CPF（cadence主导）和UPF（...
分类：
其他好文 时间：
2015-09-17 23:12:39
阅读次数：
394
1.工艺模型的选择。以TSMC 180nm工艺为例，1.8V Normal devices 有TT，SS，FF，SF，FS共5种工艺Corner及Montel Carlo(MC)共6种可选用工艺角。在每种Corner中每种类型的管子又有两种类型，比如NMOS有nch和nch_mis两种，其中第nch...
分类：
其他好文 时间：
2015-08-09 18:46:02
阅读次数：
221
The following file is to read all design files into syntehsis tool automatically, like Cadence RTL Compiler. 1 set srcbasic ${HDLPATH}/01_V...
分类：
其他好文 时间：
2015-07-28 22:36:07
阅读次数：
179
1、赋值操作符 = 赋值 eg： int?cadence?=?0;
int?speed?=?0;
int?gear?=?1; 2、基本数学运算符 + ????加 （两边是数值型变量或值作数学运算，其中一个为字符型变量或值作连接运算） - ????减 ...
分类：
编程语言 时间：
2015-07-08 16:43:10
阅读次数：
196
Cadence Innovus v15.10.000 Linux 1DVD物理设计实现解决方案新一代的物理设计实现解决方案，使系统芯片(system-on-chip，SoC)开发人员能够在加速上市时间的同时交付最佳功耗、性能和面积(PPA)指标的的设计。Innovus设计实现系统由具备突破性优化技术...
分类：
系统相关 时间：
2015-06-28 17:25:58
阅读次数：
248
